MIRAGE-UXF — новый высокоскоростной USB JTAG-эмулятор для ПЛИС фирмы Xilinx

Компания «МикроЛАБ Системс» объявила о выпуске нового высокоскоростного USB JTAG-эмулятора MIRAGE-UXF для ПЛИС фирмы Xilinx. Эмулятор MIRAGE-UXF предназначен для всех новых серий ПЛИС фирмы Xilinx, включая Virtex UltraScale+, Virtex UltraScale, Kintex UltraScale+, Kintex UltraScale, Virtex-7, Kintex-7, Artix-7, Spartan-7, Zynq UltraScale+ MPSoC, Zynq UltraScale+ RFSoC, Zynq-7000 AP SoC. Эмулятор MIRAGE-UXF поддерживается средами проектирования Xilinx Vivado и Xilinx SDK (начиная с версии 2018.1) без дополнительных драйверов. Эмулятор MIRAGE-UXF подключается к USB-разъему ПК или ноутбука с ...

«Временные ограничения и анализ в Vivado» – совместный вебинар Макро Групп и PLC2, авторизованного тренинг-партнера Xilinx

Компания Макро Групп теперь сотрудничает с компанией PLC2 GmbH (Германия), авторизованным тренинг-партнером (ATP) Xilinx, в области обучения технологиям Xilinx. Подготовленные PLC2 тренинги и учебные курсы доступны на территории России и СНГ и будут проводиться совместными усилиями обеих компаний. Первый совместный вебинар-тренинг по теме «Временные ограничения и анализ в Vivado» («Vivado Timing Constraints») проведет основатель PLC2 Евгений Красин. Вебинар пройдет на английском языке, с переводом на русский. В начале вебинара Евгений кратко расскажет о PLC2, ее учебных курсах и о ...

Первая структурированная схема ASIC для 5G, искусственного интеллекта, облачных систем и периферийных вычислений от Intel

В рамках Intel FPGA Technology Day компания представила Intel eASIC N5X — первое семейство структурированных микросхем eASIC, которое содержит процессорную подсистему (Hard Processor System, HPS), совместимую с Intel FPGA. Решение позволяет клиентам переносить собственные проекты на структурированные ASIC, в том числе c использованием аппаратной процессорной подсистемы FPGA, что повышает энергоэффективность и снижает стоимость. Intel eASIC N5X призвано увеличить производительность приложений, использующих 5G, технологий на базе ИИ, а также облачных и периферийных вычислений. FPGA ...

Новый Intel Open FPGA Stack упрощает разработку пользовательских платформ

В рамках Intel FPGA Technology Day компания Intel представила новую разработку — Intel Open FPGA Stack (Intel OFS), масштабируемую аппаратную и программную инфраструктуру для доступа к исходному коду через git-репозитории. Она позволяет разработчикам оборудования и ПО создавать собственные платформы и решения, использующие ускорители. Кроме того, Intel OFS предоставляет стандартные интерфейсы и API для удобства повторного применения кода, а также повышения скорости разработки и развертывания созданных систем. Главная задача при разработке новой платформы-ускорителя на базе FPGA, состоящей из ...

Комплект разработки программ и нейросетевые IP-ядра Microchip

Проект Smart Embedded Vision компании Microchip Technology Inc. позволяет реализовать энергоэффективные функции формирования логических выводов в краевых приложениях, упрощая реализацию программных алгоритмов в ПЛИС PolarFire. Комплект VectorBlox Accelerator Software Development Kit (SDK) от Microchip, существенно дополняющий портфель решений в этом сегменте рынка, позволяет воспользоваться преимуществами ПЛИС PolarFire компании Microchip для создания приложений с гибкими оверлейными нейросетями с малым энергопотреблением, исключая необходимость в изучении средств проектирования ПЛИС. ПЛИС ...

Комплект Icicle для разработки СнК ПЛИС PolarFire на основе архитектуры RISC-V от Microchip

Компания Microchip Technology предлагает первый в отрасли комплект разработчика СнК ПЛИС на базе RISC-V для PolarFire — недорогой системы-на-кристалле с малым потреблением. Комплект Icicle Development Kit для СнК ПЛИС PolarFire позволяет объединить усилия многих партнеров по экосистеме Mi-V, чтобы ускорить реализацию проектов и их промышленное внедрение в разных отраслях. Теперь у разработчиков СнК ПЛИС на базе архитектуры RISC-V появилась возможность приступить к проектированию и оценить широкий ряд экосистемной продукции RISC-V, к которой относятся операционные системы реального времени ...

RISC-V обеспечивает инновационную архитектуру процессоров для SoC FPGA

Компания Microchip Technology Inc. (далее — Microchip) объявила о выпуске нового семейства PolarFire SoC, которое имеет потребление на 50% меньше, чем микросхемы конкурентов и, соответственно, упрощает решения по отводу тепла. PolarFire SoC — первая в мире система-на-кристалле с детерминированным когерентным кластером процессоров новой архитектуры RISC-V и детерминированной подсистемой памяти L2, позволяющими создавать приложения жесткого реального времени на основе ОС Linux. Для компании Microchip всегда были важны не только структура системы команд (например, открытая и свободная система ...

Вебинар «Начните разработку с инструментами проектирования Xilinx»

С чего начать, какие инструменты использовать, что делать и как освоить технологию Xilinx Vitis AI? Обо всем этом можно узнать на вебинаре компании Xilinx, который состоится 20 августа в 6:30 PM CEST (Europe/Warsaw). Современные технологии предоставляют возможность делать изделия лучше и быстрее, чем прежде. Понимание доступных инструментов компании Xilinx поможет сэкономить время на ранних этапах разработки и выбрать верный инструмент для реализации проекта. В отличие от других технологий, использование ПЛИС позволяет создавать свою собственную логику внутри кристалла. Также можно создать ...

Вебинар «Применение ПЛИС для ускорения разработки критически важных систем обеспечения безопасности»

В разработке продуктов функциональной безопасности ПЛИС играют все большую роль. В международные стандарты функциональной безопасности, такие как IEC 61508, были добавлены требования для поставщиков ПЛИС, инструкции по сертификации проектов на основе таких интегральных схем и рекомендации для конечных пользователей по использованию ПЛИС в приложениях, связанных с безопасностью. На этом вебинаре мы рассмотрим введение в функциональную безопасность и причины включения ПЛИС в основу безопасных систем, совместимых с IEC 61508. В частности, речь пойдет о компонентах пакета данных о функциональной ...

Вебинар «Из Simulink в высококачественный RTL с помощью высокоуровневой синтеза: методология разработки»

Компания Mentor опубликовала запись прошедшего ранее вебинара, посвященного разработке проектов на FPGA с помощью инструментов высокоуровневого синтеза Simulink и Catapult HLS Обзор Сегодня многие проекты на FPGA начинаются с разработки эталонной модели в Simulink. Преобразование модели с плавающей точкой, созданной в Simulink, в качественный RTL-код требует нескольких итераций. Использование инструментов высококуровнего синтеза, такого как Catapult HLS, может сильно упростить процесс преобразования эталонной модели в RTL-код. Преобразование модели Simulink в С++  класс намного проще, чем ...