Статьи
В современных цифровых устройствах массово применяются интегральные микросхемы класса «система на кристалле» (СнК). Современные ПЛИС по уровню интеграции и набору встроенных аппаратных ядер позволяют проектировать на их основе системы на программируемом кристалле, содержащие процессорные ядра, блоки памяти, периферийные модули и каналы интерфейсов ввода/вывода. Для синхронизации проектов такой ...
Описание архитектуры FPGA семейств UltraScale компании Xilinx
В конце 2013 года компания Xilinx, ведущий производитель программируемых логических интегральных схем, объявила об отгрузке заказчику первых образцов FPGA нового семейства Kintex UltraScale, выполненного с соблюдением 20-нм технологических норм. В ожидании начала серийных поставок нужно проанализировать возможности новых семейств и те изменения в подходах к проектированию, которые могут стать с...
Модель узла управления динамическим 7-сегментным индикатором с подавлением дребезга контактов кнопок в объеме ПЛИС Xilinx Artix-7 для отладочной платы Digilent Nexys 4
В статье детально описан логический проект ПЛИС Xilinx XC7A100T, установленной на отладочной плате Nexys 4 фирмы Digilent. В состав проекта входят следующие функциональные узлы, описанные в виде синтезируемых моделей на языке Verilog: схема синтеза тактовой частоты, генератор сигнала начальной установки, фильтр подавления дребезга контактов кнопок, реверсивный счетчик с загрузкой и узел управле...
Разработка контроллера протокола MIL-STD‑1553B на ПЛИС. Часть 3
В предыдущей, второй части статьи автор начал рассматривать HDL-код проекта на ПЛИС, который описывает контроллер авиационного протокола MIL-STD 1553B. Из всех модулей были рассмотрены передатчик (Transmitter.v) и приемник (Receiver.v). Были приведены временные диаграммы для лучшего понимания кода модулей.
Модули передатчика и приемника обеспечивают декодирование и кодирование слов стандарта M...
Создание защищенных пользовательских приложений на базе СнК SmartFusion2 компании Microsemi.
Часть 6. Криптографическая защита IP-ядер в Libero SoC
В предыдущих статьях [7–11] были рассмотрены вопросы взаимодействия между микроконтроллерной подсистемой (MSS) и массивом ПЛИС (FPGA Fabric) через контроллер FIC, а также технология создания IP-ядер на стандартные интерфейсные шины AHB-Light и APB компании ARM. В предлагаемой и последующих публикациях проанализированы аспекты криптографической защиты IP-ядер с использованием программных средств.
Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 18
При открытии базы данных реализованного проекта разработчику предоставляется не только доступ к дополнительным инструментам анализа результатов размещения и трассировки разрабатываемого устройства в кристалле программируемой логики или расширяемой процессорной платформы, но и возможность их оперативной коррекции. Редактирование результатов выполнения проекта в ПЛИС или программируемой системе н...
Систолические КИХ-фильтры в базисе ПЛИС
Систолический КИХ-фильтр считается оптимальным решением для параллельных архитектур цифровых фильтров. Реализация систолических КИХ-фильтров на 256 отводов в базисе современных ПЛИС позволяет обеспечить производительность до 500 MSPS (500 отсчетов в секунду) по сравнению с КИХ-фильтрами на базе MAC-блоков ЦОС-процессоров среднего класса производительностью 4 MSPS. Например, функция XtremeDSP Di...
Применение ЭСППЗУ 5576РС1У(EPC4) для серии ПЛИС 5578
Статья продолжает публикации в журнале «Компоненты и технологии» [1, 2], посвященные ЭСППЗУ, предназначенному для конфигурирования ПЛИС от компаний АО «ПКК Миландр» и АО «КТЦ «Электроника».
В предложенном материале речь идет о решении по применению 5576РС1У в схеме каскадного соединения. Рассматривается методика генерации файлов конфигурации ПЛИС с расширением *.pof для программирования двух ...