Синтезируемое VHDL-описание автомата управления динамическим сдвигом фазы примитивы MMCM для ПЛИС 7-й серии фирмы Xilinx

В статье предложено синтезируемое описание модулей управления динамическим сдвигом фазы в блоках управления тактовой частотой в ПЛИС 7 й серии фирмы Xilinx. Приведены текстовые описания модулей и осциллограммы натурных испытаний, а также необходимые формулы расчета выполняемого сдвига фазы. Журнал "Компоненты и технологии №10-2014

Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 23

После выбора микросхемы Flash-памяти, используемой для хранения конфигурационной информации проектируемого устройства, контроля ее состояния и выполнения подготовительных операций, рассмотренных в [42], можно приступать к процессу программирования ППЗУ.

Проектирование процессорных ядер. Часть 5. Инструментальное обеспечение разработки

Данная статья завершает цикл публикаций, посвященный проектированию софт-процессоров с использованием ПЛИС. Рассматриваются вспомогательные инструменты разработки — организация загрузки программы и отладки, а также основные подходы к разработке кросс-компиляторов для вновь создаваемых процессорных архитектур.

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq 7000 AP SoC в САПР Xilinx ISE Design Suite. Часть 6

В этой части статьи рассмотрено отображение логического описания аппаратной части проектируемой системы на физические ресурсы кристалла. Журнал "Компоненты и технологии №9'2014

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq 7000 AP SoC в САПР Xilinx ISE Design Suite. Часть 5

В пятой части статьи рассмотрены параметры проекта, связанные с трансляцией описания аппаратной части разрабатываемой системы и размещения ее в кристалле. Журнал "Компоненты и технологии №8-2014

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq 7000 AP SoC в САПР Xilinx ISE Design Suite. Часть 4

Четвертая часть статьи по проектированию в САПР Xilinx ISE Design Suite встраиваемых микропроцессорных систем на базе Zynq 7000 AP SoC. Журнал "Компоненты и технологии №7'2014

Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 22

Прежде чем приступить непосредственно к выполнению процесса конфигурирования кристалла программируемой логики или расширяемой процессорной платформы, установленного на плате подключенного инструментального модуля, рекомендуется уточнить его текущее состояние и указать файл, содержащий требуемый вариант конфигурационной последовательности проектируемого устройства. Журнал "Компоненты и технологии №5-2018

Проектирование процессорных ядер.
Часть 4. Интеграция процессорного ядра в цифровой проект

В данной части цикла статей рассматриваются практические вопросы интеграции софт-процессоров в цифровые проекты на базе ПЛИС. Многообразие задач и известных технических решений заставляет фокусироваться на наиболее значимых и эффективных подходах, которые к тому же имеют приемлемую трудоемкость. Рассмотрены вопросы оптимизации проекта на базе ПЛИС, построение системной шины и использование внеш... Журнал "Компоненты и технологии №5-2018

Какие схемотехнические решения академические ПЛИС унаследовали от индустриальных

Развитие архитектур академических ПЛИС повторяло, а в некоторых случаях даже повлияло на инженерные решения в области развития архитектур индустриальных ПЛИС, в частности с помощью САПР VTR было установлено ухудшение производительности современных гетерогенных ПЛИС по 3D-технологиям при использовании кремниевых интерпозеров для соединения кристаллов ИС с логическими ресурсами. Академический САП... Журнал "Компоненты и технологии №5-2018

Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 21

Для защиты конфигурационных данных разрабатываемого проекта от несанкционированного копирования рекомендуется после выбора режима конфигурирования и установки требуемых опций управления фазой активизации логических ресурсов ПЛИС или программируемой системы на кристалле, рассмотренных в [40], определить параметры шифрования и дешифрования формируемой конфигурационной последовательности.