ПЛИС Xilinx семейства UltraScale+ и перспективы их применения
17 января, 2022
Введение Ранние анонсы характеристик ПЛИС теперь считаются обычной практикой для производителей этой элементной базы. Освоение новых технологических процессов становится все более затратным мероприятием в связи с переходом к меньшим нормам, и изготовители элементной базы стремятся заранее привлекать внимание к новой продукции, на ранних стадиях ее жизненного цикла. В настоящее время технологический узел 14–16 нм для контрактного производства освоен компаниями Intel и TSMC. На мощностях TSMC и выпускается […]Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 18
4 августа, 2020
Все статьи цикла. Дополнительные возможности анализа результатов размещения и трассировки разрабатываемого устройства в кристалле Открытие базы данных реализованного в кристалле проекта осуществляется командой Open Implemented Design, которая одновременно представлена в разделе Implementation панели управления основными процессами Flow Navigator основного окна интегрированной среды разработки Vivado Integrated Design Environment (IDE) и во всплывающем меню Flow. При выборе […]Программирование ПЛИС CPLD фирмы Altera в составе смешанной JTAG-цепочки средствами САПР Quartus II с помощью кабеля ByteBlaster II Download Cable
30 мая, 2020
Статья посвящена практическим вопросам конфигурации ПЛИС фирмы Altera через диагностический интерфейс JTAG в составе цепочки из кристаллов различных производителей. Рассмотрена схема загрузочного кабеля, аналогичного фирменному кабелю ByteBlaster II, сопрягающему персональный компьютер или рабочую станцию с интерфейсом JTAG через параллельный порт LPT. Описан пример смешанной цепочки кристаллов, в составе которой присутствует конфигурируемая ПЛИС. Подробно продемонстрирован порядок конфигурации ПЛИС средствами САПР Altera Quartus II.