ПЛИС Xilinx семейства UltraScale+ и перспективы их применения

Введение

Ранние анонсы характеристик ПЛИС теперь считаются обычной практикой для производителей этой элементной базы. Освоение новых технологических процессов становится все более затратным мероприятием в связи с переходом к меньшим нормам, и изготовители элементной базы стремятся заранее привлекать внимание к новой продукции, на ранних стадиях ее жизненного цикла. В настоящее время технологический узел 14–16 нм для контрактного производства освоен компаниями Intel и TSMC. На мощностях TSMC и выпускается продукция Xilinx, причем по мере появления очередных поколений технологических процессов они используются для выпуска новых семейств ПЛИС.

В конце февраля 2015 года на сайте Xilinx опубликованы предварительные сведения о новом поколении программируемых микросхем, названном UltraScale+. Предыдущее поколение, первые образцы которого уже выпущены с применением норм 20 нм, именуется UltraScale, и название очередного семейства призвано отразить преемственность архитектуры, что и наблюдается в описании. Текущее состояние продукции Xilinx показано на рис. 1. Следует особо отметить, что появление технической документации на ПЛИС не означает возможности заказа данной продукции или даже гарантированных сроков возможности такого заказа, поскольку начало серийного выпуска столь высокотехнологичной продукции в большой степени зависит от мощностей контрактного производителя — компании TSMC. В настоящий момент Xilinx предоставляет все заявленные ПЛИС серии 7 (28 нм). Принимаются заявки на поставки образцов отдельных наименований ПЛИС UltraScale (20 нм). Соответственно, рассчитывать даже на инженерные образцы UltraScale+ в ближайшее время не следует, и планирование применения данной элементной базы в проектах необходимо отложить до появления официального подтверждения о возможностях поставки таких ПЛИС в гарантированные сроки.

Рис. 1. Современные ПЛИС компании Xilinx

В текущей ситуации важно осваивать современные методики проектирования и оценивать перспективы, которые откроются после появления образцов и коммерческих вариантов микросхем новых семейств. Поскольку кардинальных изменений архитектуры при переходе от UltraScale к UltraScale+ не наблюдается, наработанные методики проектирования можно быстро перенести на новую элементную базу.

Основные характеристики ПЛИС UltraScale+

Семейство UltraScale+ следует назвать скорее эволюционным развитием предыдущего семейства UltraScale. Архитектура основных компонентов ПЛИС не изменилась, а максимальный логический объем даже уменьшился, если сравнивать с ПЛИС Virtex UltraScale объемом 4,4 млн логических ячеек, которая явно предназначена для прототипирования микросхем. В технических публикациях Xilinx [1] обращается внимание на существенное улучшение соотношения производительность/потребление, а также на дальнейшее увеличение количества трассировочных ресурсов, что должно помочь в достижении высоких показателей тактовой частоты проектов и коэффициента заполнения кристалла. Что касается цены на новые ПЛИС, можно указать, что на протяжении всей истории развития этих микросхем относительные показатели производительность/цена и объем/цена постоянно улучшались, а потому при переходе к новому поколению ПЛИС нужно ожидать и снижения общей стоимости изделий, хотя говорить о конкретных уровнях цен на данном этапе совершенно преждевременно.

Несколько слов стоит сказать об анализе того, что тактовые частоты основных компонентов в последнее время существенно не улучшаются. Является ли это недостатком микросхем Xilinx или же, возможно, объективным пределом частоты, который наметился в области программируемой логики? Обращаясь к разъяснениям Xilinx, выделим тот факт, что в процессе проектирования разработчик неминуемо ухудшает показатели проекта относительно предельно достижимых, которые и указаны в документации, как, например, «системная тактовая частота». Поэтому такие привлекательные «маркетинговые» числа, которые можно получить, умножив системную тактовую частоту на количество ресурсов, являются завышенными в несколько раз. Прежде всего, в реальных проектах обычно не удается добиться трассировки кристалла со 100%-ным или близким к этому заполнением, а тактовая частота оказывается ниже системной частоты в несколько раз, причем для этого есть совершенно объективные основания. В качестве близкой аналогии можно привести программы для настольных компьютеров, которые, разумеется, не выполняются с частотой, равной частоте процессора, умноженной на количество ядер. Поэтому разработчик систем на базе ПЛИС, по сути, добивается в первую очередь минимизации потерь частоты для своего проекта. Если сделать акцент на повышение системной тактовой частоты (от нее и происходит уход вниз), то большой кристалл и недостаточные трассировочные ресурсы быстро ликвидируют этот положительный эффект. Вот почему важнее сделать упор на развитие трассировочных ресурсов, а также алгоритмов размещения и трассировки. Именно на это обращает внимание Xilinx, в том числе применяя в новой САПР Vivado специальные алгоритмы оптимизации размещения, учитывающие возможности новых поколений FPGA.

Тем не менее нельзя не отметить целый ряд новых аппаратных блоков, существенно улучшающих функциональные возможности проектов. Самым заметным аппаратным нововведением стала память UltraRAM, представляющая собой совершенно новый тип компонента, ранее не встречавшийся в FPGA Xilinx. Это блоки синхронной статической двупортовой памяти с организацией 4096×72 бита (то есть в 8 раз большего объема по сравнению с Block RAM). Порты для доступа имеют, однако, общий вход тактового сигнала, а потому с помощью UltraRAM невозможно построить схему для передачи данных между тактовыми регионами. Однако от нового типа памяти этого и не требуется. На рис. 2 показаны основные типы памяти, используемые в ПЛИС Xilinx (включая и внешнюю память в качестве сравнения).

Рис. 2. Типы памяти в UltraScale+

На рис. 2 можно видеть, что память UltraRAM предлагает самый большой объем среди всех типов памяти, находящихся на кристалле ПЛИС. При работе с проектами часто оказывается, что блочная память, обладая прекрасными характеристиками производительности, имеет все же недостаточный объем для целого ряда задач. В проектах малого размера ее удобно использовать в качестве памяти процессорных ядер, а в ПЛИС объемом сотни тысяч логических ячеек — для буферизации видео или многоканальных цифровых потоков. В подобных случаях при всей полезности применения и очень высокой суммарной пропускной способности блочная память располагает довольно малым объемом, что не всегда позволяет в полной мере задействовать возможности вычислительных ресурсов ПЛИС. Вот почему для хранения больших объемов данных добавлен совершенно новый тип памяти, пригодный для создания более крупных массивов путем объединения и каскадирования нескольких модулей UltraRAM. Объем этой памяти находится в пределах от 18 до 432 Мбит, что позволяет полностью размещать на кристалле ПЛИС такие объекты, как, например, содержимое экрана с разрешением Full HD (1920×1080) или 4K2K (3940×2160). Причем данные распределены по множеству отдельных модулей, а значит, можно организовать параллельную цифровую обработку для фрагментов изображения.

Основные характеристики микросхем UltraScale+ приведены в таблицах 1, 2.

По данным таблиц 1 и 2 можно сделать некоторые замечания. Соотношение основных ресурсов семейств KintexUS+ и VirtexUS+ таково, что Kintex, как и в предыдущих семействах, выглядит привлекательным для задач цифровой обработки сигналов, имея больше секций DSP на одну логическую ячейку. Семейство VirtexUS+ ориентировано на коммуникационные приложения с высокой суммарной пропускной способностью аппаратных приемо-
передатчиков, а также на прототипирование (поскольку именно в Virtex наблюдается максимальное абсолютное количество ресурсов). В новом поколении FPGA поставлен очередной рекорд по количеству секций DSP (11904) и приемопередатчиков (128) — в микросхеме XCVU13P. На рис. 3 показано соотношение между секциями DSP и логическими ячейками для KintexUS+ и VirtexUS+.

Рис. 3. Соотношение между логическими ячейками и секциями DSP в семействе UltraScale+

Семейство Zynq UltraScale+

Кроме собственно FPGA, по технологии 16 нм будет выпускаться и новое поколение семейства Zynq, в терминологии Xilinx называемое «полностью программируемая система на кристалле», отражая тот факт, что эти ПЛИС представляют собой не просто процессоры с программируемой периферией, а полноценную FPGA, которая среди аппаратных ядер имеет и аппаратную процессорную подсистему ARM-класса.

Микросхемы Zynq не были выпущены для поколения ПЛИС по 20‑нм техпроцессу. Предыдущий вариант, Zynq‑7000, относится к 28‑нм серии 7. В нем использовалось аппаратное ядро ARM Cortex-A9 с двумя 32‑разрядными ядрами. Новые продукты отнесены к классу МПСнК (многопроцессорная система на кристалле). Различие между терминами «мультипроцессорная» (multi-core) и «многопроцессорная» (many-core), принятое в микроэлектронной отрасли, заключается в том, что в первом случае имеется в виду набор одинаковых ядер, объединенных на кристалле тем или иным образом (локальными связями, общей шиной и т. д.). Примером мультипроцессорных систем являются современные процессоры Intel Core или ARM Cortex-A. Следующий шаг, many-core, означает, что в системе находятся процессоры с различными архитектурами, оптимизированные для выполнения соответствующих задач. Это усложняет вопросы проектирования, однако позволяет добиться большей эффективности в использовании вычислительных ресурсов.

Многопроцессорная система в ZynqUS+ состоит из следующих компонентов:

• 4‑ядерный 64‑битный процессор общего назначения ARM Cortex-A53;
• 2‑ядерный 32‑битный процессор для задач реального времени ARM Cortex-R5;
• графический процессор ARM Mali‑400MP;
• видеокодек H.265, способный обрабатывать потоки Full HD (60 кадров/с) или 4K2K (15 кадров/с).

Основные особенности процессорной системы ARM в ПЛИС Zynq UltraScale+ показаны на рис. 4. В следующем поколении МПСнК поддерживается подход «свой процессор для каждого класса задач». Действительно, набор из процессоров общего назначения для прикладных программ, процессоров реального времени для ответственных применений и графического сопроцессора является практически стандартным для современных вычислительных систем (например, высокопроизводительных планшетов). В случае ZynqUS+ к этому набору можно добавить матрицу программируемых ячеек, которые способны выступать в качестве программируемых ускорителей. Важно, что пиковая производительность такого ускорителя достигает единиц TMAC/s (триллионов операций «умножение с накоплением»), что на несколько порядков превосходит возможности даже 4‑ядерного ARM.

Рис. 4. Основные особенности процессорной подсистемы ARM в ПЛИС Zynq UltraScale+

Основные характеристики МПСнК Zynq UltraScale+ приведены в таблицах 3–5. Семейство разделено на три платформы, ориентированные на задачи управления (Control), обработки видео (Vision) и работы с сетью (Network). Платформы различаются соотношением и самим набором основных ресурсов — так, у микросхем, ориентированных на работу с сетью, отсутствует видеокодек, однако имеются аппаратные ядра Interlaken и 100G Ethernet.

В целом эволюция платформы Zynq проиллюстрирована на рис. 5. Можно видеть, что процессорная часть существенно усилена: от двухъядерного 32‑разрядного процессора произведен переход к 4‑ядерному 64‑разрядному. Добавленный графический сопроцессор и видеокодек однозначно ориентируют новое поколение Zynq на работу с видеопотоками. В сочетании с программируемыми ресурсами на базе этих микросхем можно построить высокопроизводительную систему обработки видео, включающую не только его захват и воспроизведение, но и анализ изображения в реальном времени (например, для систем безопасности, автомобильной электроники и мобильных роботов различного назначения).

Рис. 5. Эволюция платформы Zynq от серии 7 к UltraScale+

Заключение

Компания Xilinx в очередной раз продемонстрировала своевременное освоение новых технологических процессов для выпуска нового поколения ПЛИС. Новые семейства представляют интерес ввиду наличия новых аппаратных ядер, что особенно заметно на примере Zynq.