СнК, БМК или ПЛИС:
выбор варианта исполнения цифровой интегральной схемы

Три варианта исполнения цифровых интегральных схем широко представлены отечественными микроэлектронными компаниями: БМК [1] разрабатывают и выпускают НИИМЭ, «Микрон», «Ангстрем», технологический центр «МИЭТ». ПЛИС представлены конструкторско-технологическим центром «Электроника», НИИМЭ, «Микроном». СнК проектируют и выпускают крупнейшие отечественные микроэлектронные предприятия: НИИМЭ, «Микрон», «Ангстрем», «Элвис», НИИСИ РАН и другие [2].

Результаты синтеза цифровых схем в базисах ПЛИС, БМК и СнК и анализ их параметров приведены в таблицах 1 и 2. В таблице 1 использованы библиотеки НИИМЭ и «Элвиса» для технологического уровня 180 нм. Верхние две строчки таблицы 2 характеризуют ПЛИС зарубежного производства, выполненные по технологиям уровня 28 нм. Остальные строчки относятся к изделиям, разработанным НИИМЭ по технологиям 90 нм компании «Микрон». Критериями целесообразности использования того или иного варианта исполнения цифровой схемы являются занимаемая на кристалле площадь цифровой схемы, которая зависит от числа логических элементов схемы, а также быстродействие, сбоеустойчивость и максимальная емкость схемы.

Примечания.

1. S кристалла— площадь условного кристалла при максимально возможном заполнении кристалла рабочими вентилями;
   S* кристалла — площадь условного кристалла при типовых заполнениях:
   для ПЛИС и БМК — 25%, для реверсивной ПЛИС и СнК — 100%.
2. Указанная цена 1шт. из партии в 100 шт. включает стоимость разработки для БМК и СнК.
3. Экспертная оценка сбоеустойчивости вусловных единицах.
4. Достижимая емкость схемы при использовании максимального по площади кристалла.

Помимо сравнения основных технических характеристик, таблица 2 содержит оценку экономических показателей. Цена за микросхему вычисляется из расчета комплектования партии в 100 микросхем, что характерно для производства мелкосерийных изделий, например космического назначения. Цена микросхем БМК и СнК учитывает стоимость конструкторских работ по проектированию и аттестации изделий. Время проектирования — условное время, которое разработчик аппаратуры затратит на свой проект. Для БМК и СнК это время включает разработку, изготовление и аттестацию микросхем. Показатель надежности определен на основе экспертной оценки. Учитывается то, что обрамление логического элемента ПЛИС множеством ключей, существенное удлинение линий связи может вносить дополнительные факторы неопределенности функционирования схемы. Немаловажным условием является ремонтопригодность схемы. В нашем случае — это возможность оперативно устранять небольшие ошибки в схеме.

Минимальную площадь цифровой ячейки и максимальное быстродействие имеет СнК. Для этого варианта есть полный набор различных стандартных ячеек. В ПЛИС площадь логической ячейки максимальна, а системная частота минимальна. Цифровые алгоритмы в ПЛИС реализуются на одном или нескольких логических элементах, имеющих ограниченный функциональный набор. БМК занимает промежуточное положение между СнК и ПЛИС, как по площади ячейки, так и по достижимому быстродействию цифровой схемы.

Важным преимуществом ПЛИС является быстрая реализация цифрового алгоритма функционирования аппаратуры в «железе». Другое преимущество — возможность «на лету» изменять логику работы схемы, записав новую программу в конфигурационную память ПЛИС непосредственно перед началом функционирования устройства.

Основной тенденцией в развитии цифровых интегральных схем является массовое применение встроенных СФ-блоков: процессоров, памяти, умножителей, интерфейсных и других схем. Использование СФ-блоков в ПЛИС и БМК позволяет минимизировать их недостатки: увеличить быстродействие и емкость кристалла, уменьшить время проектирования, повысить надежность функционирования. В этом случае микросхемы ПЛИС и БМК приближаются по характеристикам к заказным схемам. Следует отметить, что наиболее актуально применение СФ-блоков в ПЛИС. В БМК плотность упаковки элементов значительно выше, чем в ПЛИС, а потому целесообразно использование СФ-блоков, которые имеют HDL-описание или синтезированную электрическую схему, но не привязаны к конкретной топологии. Размещение таких блоков и их трассировка выполняются оптимальным образом при генерации топологии кристалла.

В последнее время на отечественном рынке появились БМК емкостью более 10 млн вентилей со встроенными СФ-блоками. В развитии рынка БМК ключевым является уменьшение времени выполнения заказа — от получения кодов «зашивки» до тестирования готовой микросхемы. Конкуренция БМК и ПЛИС в скорости реализации может начинаться при сокращении сроков изготовления БМК до двух-трех недель. Принципиально такой срок является возможным, но лишь при идеальной организации работ на предприятиях, выпускающих БМК. Типовое время изготовления микросхемы с конкретной «зашивкой» БМК составляет четыре месяца. Из них два месяца уходит на отладку проекта, еще два месяца — на изготовление фотошаблонов слоев «зашивки», изготовление пластин, сборку и тестирование микросхем.

Заказчик БМК сам определяет точку входа в маршруте проектирования переменной части («зашивки») кристалла. Проектирование возможно на основе технических требований, описания и блок-схемы устройства (вход 1 на рисунке). В этом случае разработка электрической схемы и топологии кристалла проводится силами предприятия — изготовителя БМК.

Рисунок. Маршрут проектирования СБИС на базе БМК

Обычно для проектирования «зашивки» БМК предоставляются HDL-описание (Verilog, VHDL) и тестовые последовательности (вход 2 на рисунке). Практика показывает, что при таком подходе отладка проекта занимает до двух месяцев, так как при моделировании схемы с учетом паразитных элементов приборов БМК современные САПР выявляют узкие места проекта, которые требуется исправлять.

Специалистам, оснащенным необходимым САПР, предоставляется библиотека элементов БМК, на основе которой они синтезируют электрическую схему изделия (вход 3 на рисунке). Наконец, при наличии полной инфраструктуры проектирования СБИС инженеры самостоятельно проектируют топологию переменных слоев БМК, проводя соответствующие проверки и моделирование с учетом паразитных элементов приборов. В этом случае информация изготовителю БМК передается в GDSII-формате для последующих финальных корректировок и изготовления фотошаблонов (вход 4 на рисунке).

Типовым подходом к проектированию БМК считается предварительная отладка проекта на ПЛИС. Перевод таких проектов в базис БМК имеет ряд особенностей (вход 5 на рисунке). Как правило, у разработчика есть HDL-описание стандартных логических схем, реализованных на логических элементах ПЛИС. Применение некоторых цифровых сложнофункциональных блоков в ПЛИС, например процессоров, предоставленных в виде «черного ящика» и не имеющих HDL-описания, затрудняет перевод реализации проектов с ПЛИС в БМК. Поэтому организациям, которым предстоит замещение импортных ПЛИС отечественными БМК или ПЛИС, не рекомендуется использовать в зарубежных интегральных схемах IP-ядра, не имеющие полного описания. Более простым является применение стандартных сложнофункциональных блоков — умножителей, блоков памяти, типовых интерфейсных схем, для которых существуют библиотеки HDL-описаний.

В настоящее время бурно растет область цифрового дизайна — разработка ПЛИС и инфраструктуры их программирования и отладки (САПР, программаторов ПЛИС), развивается архитектура, способы построения и схемотехника внутренних блоков, наборы встроенных СФ-блоков [3]. В быстро развивающейся области возникают и новые направления. В статье описан обратный дизайн ПЛИС, названных в таблице 2 реверсивными.

Прямой дизайн цифровой схемы построен по следующему принципу: разрабатывается алгоритм, затем синтезируется электрическая схема с использованием библиотечных элементов, после этого с помощью автоматической трассировки генерируется топология. При обратном дизайне ПЛИС после разработки электрической схемы вместо трассировки с применением логических ячеек определенной микросхемы ПЛИС синтезируется собственно ПЛИС. Реверсивная ПЛИС обладает преимуществами по сравнению со стандартной ПЛИС и заказной схемой, в том числе программируемой. Реверсивная ПЛИС, спроектированная посредством обратного дизайна, поддается перепрограммированию, оптимальна по площади и подходит под требуемый корпус. В обратном дизайне ПЛИС синтезируется с оптимальной архитектурой и логической ячейкой, выбранной проектировщиком в соответствии с требованиями проекта. Реверсивная ПЛИС может быть использована не только для конкретного проекта, но и в качестве универсальной микросхемы ПЛИС для решения определенного класса задач.

Таким образом, преимуществом реверсивной ПЛИС, разработанной методом обратного дизайна, является возможность выбора:

• архитектуры и емкости ПЛИС под конкретную электрическую схему — типовую для ряда проектов;
• логической ячейки, количества и типа связей между блоками ПЛИС;
• размера кристалла ПЛИС;
• количества и типа схем ввода/вывода;
• встраиваемых СФ-блоков.

Стоимость разработки такой схемы соответствует стоимости разработки заказной схемы. А вот сроки проекта сокращаются за счет уменьшения количества итераций. Очевидно и то, что при разработке реверсивной ПЛИС большое значение имеет наличие хорошо отлаженной специализированной САПР, использующей различные архитектуры и элементы ПЛИС.

Выводы

Конкретный вариант исполнения цифровой схемы (ПЛИС, БМК или заказной ИС) может быть выбран исходя из технических требований, стоимости и времени, отведенных на разработку.

ПЛИС предпочтительны там, где должны быть получены быстрые результаты, требующие многократных итераций по отладке, и там, где перепрограммирование схемы должно проводиться в полевых условиях. БМК желательно использовать в предварительно хорошо отлаженных проектах, в которых требуется высокая надежность. Заказные схемы применяют для достижения предельных характеристик, а также в том случае, когда планируется серийное применение интегральных схем в хорошо проработанных и аттестованных аппаратурных решениях.

Универсальным решением является заказная схема с отлаженными СФ-блоками (процессорами, памятью, схемами интерфейса), которая содержит вставки из ячеек БМК с часто применяемыми типовыми блоками, реализуемыми в различных «зашивках», и имеет в своем составе встроенные блоки ПЛИС. Состав такой интегральной схемы должен быть оптимален для конкретной области применения, что достаточно трудно реализовать в условиях быстро меняющихся технических требований.