Комплект Icicle для разработки СнК ПЛИС PolarFire на основе архитектуры RISC-V от Microchip
RISC-V обеспечивает инновационную архитектуру процессоров для SoC FPGA
Xilinx Virtex UltraScale+ VU57P – высокопроизводительная ПЛИС с интегрированными приёмопередатчиками 58G PAM4 и 16G HBM
Xilinx представила революционную 20-нм ПЛИС XQRKU060 для космоса
Программируемое машинное зрение с ПЛИС PolarFire
Новое семейство радиационно стойких ПЛИС RT PolarFire от Microchip для бортовых широкополосных систем космических аппаратов
Кристаллы расширяемых процессорных платформ Extensible Processing Platform (EPP) семейства Zynq‑7000 AP SoC, выпускаемые фирмой Xilinx, представляют собой наиболее перспективную и динамично развивающуюся элементную базу для реализации высокоскоростных встраиваемых микропроцессорных систем. 
В предыдущей, второй части статьи автор начал рассматривать HDL-код проекта на ПЛИС, который описывает контроллер авиационного протокола MIL-STD 1553B. Из всех модулей были рассмотрены передатчик (Transmitter.v) и приемник (Receiver.v). Были приведены временные диаграммы для лучшего понимания кода модулей.
Модули передатчика и приемника обеспечивают декодирование и кодирование слов стандарта M... 
В статье рассмотрены предпосылки появления новой процессорной архитектуры RISC-V и пример проекта с использованием IP-ядра процессора RISC-V разработки корпорации Microsemi. 
В предыдущих статьях [7–11] были рассмотрены вопросы взаимодействия между микроконтроллерной подсистемой (MSS) и массивом ПЛИС (FPGA Fabric) через контроллер FIC, а также технология создания IP-ядер на стандартные интерфейсные шины AHB-Light и APB компании ARM. В предлагаемой и последующих публикациях проанализированы аспекты криптографической защиты IP-ядер с использованием программных средств. 
При открытии базы данных реализованного проекта разработчику предоставляется не только доступ к дополнительным инструментам анализа результатов размещения и трассировки разрабатываемого устройства в кристалле программируемой логики или расширяемой процессорной платформы, но и возможность их оперативной коррекции. Редактирование результатов выполнения проекта в ПЛИС или программируемой системе н... 
Систолический КИХ-фильтр считается оптимальным решением для параллельных архитектур цифровых фильтров. Реализация систолических КИХ-фильтров на 256 отводов в базисе современных ПЛИС позволяет обеспечить производительность до 500 MSPS (500 отсчетов в секунду) по сравнению с КИХ-фильтрами на базе MAC-блоков ЦОС-процессоров среднего класса производительностью 4 MSPS. Например, функция XtremeDSP Di... 
Статья продолжает публикации в журнале «Компоненты и технологии» [1, 2], посвященные ЭСППЗУ, предназначенному для конфигурирования ПЛИС от компаний АО «ПКК Миландр» и АО «КТЦ «Электроника».
В предложенном материале речь идет о решении по применению 5576РС1У в схеме каскадного соединения. Рассматривается методика генерации файлов конфигурации ПЛИС с расширением *.pof для программирования двух ... 
В статье приведены основные характеристики и рассмотрена архитектура программируемых систем на кристалле семейства Zynq‑7000 AP SoC, которые компания Xilinx производит сейчас серийно, а также запланировала к выпуску в ближайшем году. 
В предыдущей, третьей части статьи автор завершил рассмотрение HDL-кода проекта контроллера протокола MIL-STD-1553B. Был проанализирован модуль RT_control и приведены временные диаграммы. Теперь нам осталось провести моделирование HDL-проекта с использованием тестбенча, чтобы убедиться в работоспособности созданного проекта. Моделирование мы будем проводить в известной fpga-дизайнерам САПР Mode... 
Преобразование проектов, созданных средствами PlanAhead, в формат САПР Vivado Design Suite с использованием функции автоматического импортирования. 
отправка...