Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq 7000 AP SoC фирмы Xilinx. Часть 6
Загрузка конфигурационной последовательности аппаратной части проектируемой микропроцессорной системы в кристалл расширяемой вычислительной платформы
Для комплексной проверки функционирования проектируемой микропроцессорной системы и прикладного программного обеспечения с помощью инструментальных отладочных средств [12, 13, 14] необходимо загрузить конфигурационную последовательность аппаратной части разрабатываемой системы в кристалл семейства Zynq‑7000 AP SoC и запустить сгенерированный исполняемый модуль прикладной программы. Запись конфигурационной информации в кристалл расширяемой вычислительной платформы и программирование загрузочного ППЗУ в среде Xilinx SDK осуществляется с помощью специального кабеля, подключаемого к порту JTAG-интерфейса. Рассматриваемые средства проектирования программного обеспечения встраиваемых микропроцессорных систем поддерживают следующие типы загрузочных кабелей фирмы Xilinx, которые выпускались в различное время:
- JTAG-кабель Parallel Download Cable III, подключаемый к параллельному порту (LPT) персонального компьютера (ПК);
- JTAG-кабель Parallel Download Cable IV, подключаемый к параллельному порту ПК;
- загрузочный кабель Platform Cable USB, подключаемый к универсальной последовательной шине Universal Serial Bus (USB) ПК;
- загрузочный кабель Platform Cable USB II, подключаемый к порту USB ПК.
В настоящее время фирмой Xilinx предоставляется только загрузочный кабель последнего типа. Кроме того, для конфигурирования кристаллов расширяемых вычислительных платформ фирмы Xilinx можно использовать инструментальные средства загрузки, производимые третьими фирмами, например компанией Digilent Incorporated. Аппаратные загрузочные средства, выпускаемые этой компанией, отличаются низкой стоимостью и компактностью. Средой разработки программного обеспечения встраиваемых микропроцессорных систем Xilinx SDK поддерживаются следующие инструментальные средства загрузки компании Digilent Incorporated:
- JTAG-кабель Parallel Download Cable III, подключаемый к параллельному порту ПК;
- загрузочный кабель JTAG-USB Cable;
- загрузочный кабель JTAG HS1 Programming Cable for Xilinx FPGAs, подключаемый к порту USB ПК;
- загрузочный кабель JTAG-HS2 Program-ming Cable for Xilinx FPGAs, подключаемый к порту USB ПК.
На сегодня из перечисленных четырех вариантов инструментальных средств конфигурирования кристаллов расширяемых процессорных платформ фирмы Xilinx, производимых компанией Digilent Incorporated, актуальными являются загрузочные кабели последних двух типов.
Процедура проверки совместного функционирования аппаратной части проектируемой микропроцессорной системы и разработанного прикладного программного обеспечения начинается с подключения загрузочного кабеля одного из рассмотренных выше типов к соответствующему порту компьютера, на котором установлен комплекс средств Xilinx SDK, и разъему JTAG-интерфейса отладочной платы. После присоединения инструментальных средств загрузки к разъемам ПК и отладочной платы следует подать напряжение питания на используемый аппаратный модуль. Прежде чем приступить непосредственно к загрузке сформированной конфигурационной последовательности аппаратной части проектируемой встраиваемой системы в кристалл семейства Zynq‑7000 AP SoC, рекомендуется установить необходимые значения параметров данного процесса. Для этого нужно в главном меню основного окна интегрированной среды разработки программного обеспечения выделить пункт Xilinx Tools, после чего в открывшемся всплывающем меню выбрать команду Configure JTAG Settings, как показано на рис. 1. При выполнении указанной команды на экране появляется диалоговая панель с заголовком Configure JTAG Settings, чей вид демонстрирует рис. 1.
Эта диалоговая панель предоставляет возможность определять тип применяемого загрузочного кабеля, а также способ формирования цепочки микросхем, подключенной к разъему JTAG-интерфейса. Тип используемых инструментальных средств конфигурирования кристаллов расширяемых процессорных платформ указывается в поле выбора значения параметра Type, которое расположено во встроенной панели JTAG Cable, представленной в составе диалоговой панели Configure JTAG Settings (рис. 1). Выпадающий список возможных значений этого параметра содержит семь вариантов (рис. 2).
Вариант Auto Detect, предлагаемый по умолчанию, устанавливает режим автоматического определения типа загрузочного кабеля, подключенного к компьютеру, на котором осуществляется разработка и конфигурирование встраиваемой микропроцессорной системы. Если этот режим не позволяет корректно идентифицировать применяемые инструментальные средства загрузки, необходимо явно указать один из следующих вариантов. Чтобы использовать для записи конфигурационной информации в кристалл семейства Zynq‑7000 AP SoC выделенный аппаратный сервер, следует выбрать вариант Xilinx Hardware Server. При этом становится доступным поле редактирования значения параметра Hostname, в котором нужно с помощью клавиатуры задать имя компьютера, реализующего функции сервера. Если применяется загрузочный кабель компании Digilent Incorporated, в выпадающем списке поля выбора значения параметра Type необходимо выделить строку Digilent USB Cable. Когда используется JTAG-кабель, подключаемый к параллельному порту ПК, надо выбрать вариант Xilinx Parallel IV Cable или Xilinx Parallel III Cable, в зависимости от типа кабеля. После этого в доступное состояние автоматически переключаются поля редактирования значений параметров Port и Frequency, которые также представлены во встроенной панели JTAG Cable. В поле редактирования значения параметра Port нужно указать условное обозначение параллельного порта компьютера, к которому подключен соответствующий загрузочный кабель. Поле редактирования значения параметра Frequency предназначено для определения частоты тактового сигнала, управляющего процессом загрузки конфигурационных данных. При использовании загрузочного кабеля фирмы Xilinx, подключаемого к последовательной шине USB ПК, следует выбрать вариант Xilinx USB Cable. В этом случае также предоставляется возможность определения номера порта USB применяемого компьютера и тактовой частоты в полях редактирования значений параметров Port и Frequency. Если для записи конфигурационной последовательности предполагается использовать аппаратные средства третьих фирм, отличающиеся от перечисленных выше загрузочных кабелей, то в качестве значения параметра Type нужно указать вариант 3rd Party Cable, Xilinx Plug-in. Для установки дополнительных опций, позволяющих корректно идентифицировать применяемые загрузочные средства, предусмотрено поле редактирования значения параметра Other Options.
Выбор способа формирования цепочки микросхем, подключенной к разъему JTAG-интерфейса загрузочного кабеля, осуществляется с помощью двух кнопок с зависимой фиксацией Automatically Discover Devices on JTAG Chain и Manual Configuration of JTAG Chain, представленных во встроенной панели JTAG Device Chain (рис. 2). По умолчанию в нажатом состоянии зафиксирована кнопка Automatically Discover Devices on JTAG Chain, которая устанавливает режим автоматического обнаружения всех микросхем, сопряженных с разъемом JTAG-интерфейса применяемых инструментальных средств конфигурирования и программирования. В большинстве случаев для записи конфигурационной последовательности аппаратной части разрабатываемой микропроцессорной системы в кристалл расширяемой вычислительной платформы рекомендуется использовать данный режим.
Если в процессе автоматического обнаружения идентифицируются не все микросхемы, подключенные к разъему JTAG-интерфейса, то следует выбрать режим ручного определения состава формируемой цепочки. Для этого необходимо установить в нажатое состояние кнопку Manual Configuration of JTAG Chain. Информация о микросхемах, включаемых в состав создаваемой JTAG-цепочки, задается в форме таблицы, которая также расположена во встроенной панели JTAG Device Chain. Таблица содержит четыре колонки с названиями FPGA?, Device Name, ID Code и IR Length. В колонке FPGA? с помощью индикатора состояния указывается информация о наличии ресурсов программируемой логики в соответствующей микросхеме. Ячейки колонок Device Name, ID Code и IR Length содержат поля редактирования значений соответствующих параметров микросхем, образующих JTAG-цепочку. В ячейках, входящих в состав столбца Device Name, приводятся условные обозначения микросхем. В колонке ID Code задается идентификационный код каждой микросхемы. В ячейках, составляющих столбец IR Length, указывается разрядность регистра команд интерфейса JTAG Instruction Register (IR). Чтобы добавить сведения об очередной микросхеме, включаемой в состав JTAG-цепочки, необходимо воспользоваться кнопкой , которая находится над таблицей. После нажатия этой кнопки в таблице появляется новая строка (рис. 2). Далее нужно с помощью клавиатуры в соответствующих колонках таблицы указать параметры добавляемой микросхемы. Для исключения какой-либо микросхемы из состава формируемой JTAG-цепочки следует выделить соответствующую строку таблицы, а затем воспользоваться кнопкой . Изменение последовательности описания микросхем создаваемой JTAG-цепочки производится с помощью кнопок и , которые перемещают выбранную строку таблицы вверх или вниз соответственно.
После установки требуемых значений параметров процесса загрузки конфигурационной информации в кристалл расширяемой вычислительной платформы необходимо подтвердить их нажатием клавиши OK, расположенной в нижней части диалоговой панели Configure JTAG Settings (рис. 2). Для того чтобы записать сгенерированную конфигурационную последовательность аппаратной части разрабатываемой микропроцессорной системы в кристалл семейства Zynq‑7000 AP SoC, нужно выбрать пункт Xilinx Tools главного меню основного окна интегрированной среды разработки программного обеспечения и в открывшемся всплывающем меню активизировать команду Program FPGA. Кроме того, можно воспользоваться и кнопкой быстрого доступа , расположенной на оперативной панели управления основного окна средств Xilinx SDK. При выполнении указанной команды или нажатии кнопки на экране появляется диалоговая панель с заголовком Program FPGA, как показано на рис. 3.
В этой диалоговой панели в строке Hardware Specification отображается идентификатор файла, включающий полный путь доступа к нему и содержащий информацию о спецификации аппаратной части проектируемой встраиваемой системы. Название файла сгенерированной конфигурационной последовательности аппаратной части разрабатываемой микропроцессорной системы, который должен быть записан в кристалл расширяемой вычислительной платформы, указывается в поле редактирования значения параметра Bitstream. По умолчанию в этом поле автоматически предлагается идентификатор файла конфигурационной последовательности, который был импортирован вместе с файлом, содержащим информацию о спецификации аппаратной части проектируемой встраиваемой системы. Предлагаемый файл находится в разделе с названием <идентификатор_процессорного_блока_в_проекте аппаратной_части>_hw_platform, который представлен в составе рабочего каталога проекта программного обеспечения. Если нужно загрузить другой файл конфигурационной последовательности, то для его поиска целесообразно воспользоваться клавишами Search и Browse, расположенными справа от поля редактирования значения параметра Bitstream. Клавиша Search предназначена для быстрого выбора необходимого файла в рабочем каталоге текущего проекта программного обеспечения. При нажатии клавиши открывается диалоговая панель с заголовком File selection (рис. 3), в ней имеется список доступных файлов, содержащих конфигурационную информацию. С помощью стандартной панели навигации по дискам компьютера клавиша Browse позволяет найти файл конфигурационной последовательности, расположенный вне рабочего каталога разрабатываемого проекта программного обеспечения.
В диалоговой панели Program FPGA также присутствует поле редактирования значения параметра BMM File, который предоставляет возможность указать идентификатор файла программирования для модулей блочной памяти Block RAM, задействованных в составе конфигурируемой аппаратной части проектируемой микропроцессорной системы. Поиск нужного файла программирования осуществляется теми же способами, что и файла загружаемой конфигурационной последовательности.
Непосредственный запуск процесса загрузки сгенерированной конфигурационной последовательности аппаратной части разрабатываемой встраиваемой системы в кристалл расширяемой вычислительной платформы производится нажатием клавиши Program, находящейся в нижней части диалоговой панели Program FPGA (рис. 3). При этом на экране появляется информационная панель с заголовком Progress Information, в которой приводятся краткие сведения о последовательности выполнения этого процесса (рис. 4). Информация о характере завершения процесса конфигурирования программируемой логики PL кристалла расширяемой вычислительной платформы отображается на вкладке Console встроенной панели консольных сообщений основного окна средств Xilinx SDK. Если загрузка конфигурационной последовательности аппаратной части проектируемой микропроцессорной системы в кристалл семейства Zynq‑7000 AP SoC выполнена успешно, то на указанной вкладке появляется сообщение следующего вида.
FPGA configured successfully with bitstream “<полное_наименование_файла_конфигурационной_последовательности>”
В случае возникновения каких-либо проблем в процессе записи конфигурационной информации в кристалл расширяемой процессорной платформы, например при невозможности обнаружить загрузочный кабель из-за отсутствия напряжения питания на отладочной плате, на экране появляется информационная панель с заголовком Program FPGA, чей типовой вид изображен на рис. 5. Эта панель содержит предупреждение об аварийном завершении процесса конфигурирования программируемой логики PL кристалла семейства Zynq‑7000 AP SoC, а также сведения о возможной причине возникшего сбоя. Устранив причину прерывания загрузки конфигурационной информации в кристалл, необходимо повторить рассмотренные выше операции.
После успешного завершения записи сгенерированной конфигурационной последовательности аппаратной части проектируемой микропроцессорной системы в кристалл расширяемой вычислительной платформы, установленный на отладочной плате, можно приступить к комплексной проверке функционирования разработанного программного приложения.
Проверка совместного функционирования аппаратной части проектируемой микропроцессорной системы и разработанной прикладной программы
Интегрированная среда разработки программного обеспечения для встраиваемых микропроцессорных систем предоставляет пользователю несколько способов запуска разработанной прикладной программы на сконфигурированной аппаратной платформе. При выборе любого из этих методов нужно, прежде всего, во встроенной панели Project Explorer основного окна средств Xilinx SDK выделить строку с названием раздела разрабатываемого проекта программного приложения. Первый способ заключается в использовании соответствующих команд из всплывающего меню Run, которое выводится на экран при выборе одноименного пункта главного меню интегрированной среды разработки программного обеспечения. В указанном всплывающем меню предусмотрены две команды запуска разработанной прикладной программы — Run и Run As. При активизации команды Run на экране появляется диалоговая панель с заголовком Run As, чей вид представлен на рис. 6.
Открывшаяся диалоговая панель позволяет выбрать вариант функционирования разработанной прикладной программы. Краткое описание каждого варианта отображается во встроенной панели Description после выделения соответствующей строки в списке, представленном во встроенной панели Select a way to run. Для выполнения программного приложения на сконфигурированной аппаратной платформе проектируемой микропроцессорной системы необходимо в приведенном списке выделить строку Launch on Hardware (GDB) и подтвердить выбранный вариант нажатием клавиши OK, находящейся в нижней части диалоговой панели Run As (рис. 6).
При выборе команды Run As на экране появляется всплывающее меню следующего уровня, вид которого демонстрирует рис. 7. Это всплывающее меню включает команды, активизирующие те же варианты функционирования запускаемого программного приложения, что и список, представленный в диалоговой панели Run As. Запуск прикладной программы на сконфигурированной аппаратной платформе разрабатываемой встраиваемой системы осуществляется с помощью команды Launch on Hardware (GDB).
Второй способ запуска созданной прикладной программы реализуется кнопкой быстрого доступа , представленной на оперативной панели управления основного окна интегрированной среды разработки программного обеспечения встраиваемых микропроцессорных систем. Эта кнопка фактически дублирует команду Run As всплывающего меню Run.
Третий способ запуска программного приложения основан на использовании аналогичной команды контекстно-зависимого всплывающего меню, которое открывается щелчком правой кнопкой мыши при расположении курсора на строке с названием разрабатываемого проекта прикладной программы во встроенной панели Project Explorer (рис. 8).
После выбора строки Launch on Hardware (GDB) или выполнения одноименной команды осуществляется загрузка исполняемого модуля разработанной прикладной программы в процессорный блок кристалла расширяемой вычислительной платформы, установленный на используемой отладочной плате. Информация о возможных проблемах выполнения запускаемого программного приложения приводится на вкладке Console встроенной панели консольных сообщений основного окна средств Xilinx SDK. Если при запуске прикладной программы на аппаратной платформе возникает критическая ошибка, при которой выполнение программного приложения становится невозможным, то на экране появляется информационная панель с заголовком Problem Occurred, как показано на рис. 9. В этой информационной панели отображается краткое сообщение о характере возникшей проблемы. Для получения более подробных сведений о выявленной ошибке следует воспользоваться клавишей Details, расположенной в информационной панели Problem Occurred. Нажатие указанной клавиши открывает встроенную панель, в которой представлена детализированная информация о причинах, вызвавших критическую ошибку в ходе запуска прикладной программы. Дополнительные сведения о состоянии проектируемой микропроцессорной системы на момент возникновения проблемной ситуации отображаются на вкладке Console встроенной панели консольных сообщений, расположенной в нижней части основного окна интегрированной среды разработки программного обеспечения. Вся информация об ошибках, представленная на этой вкладке, выделяется красным цветом (рис. 9). После устранения причин возникновения ошибки следует повторить процедуру запуска прикладной программы. В ряде случаев предварительно может потребоваться полный сброс аппаратной части проектируемой системы, например путем выключения и повторного включения напряжения питания отладочной платы, с последующей загрузкой конфигурационной информации в кристалл расширяемой вычислительной платформы.
В качестве примера в последующих разделах рассматривается проверка функционирования тестовой программы для простейшей системы сбора и обработки данных, процесс разработки которой был представлен в [20]. Для загрузки и контроля выполнения созданного программного приложения необходимо, прежде всего, соответствующим образом подключить используемый отладочный модуль к персональному компьютеру.
Подключение инструментального отладочного модуля, используемого для реализации системы сбора и обработки данных, к персональному компьютеру
При создании проекта аппаратной части простейшей системы сбора и обработки данных для ее отладки и реализации был выбран инструментальный модуль ZedBoard (Zynq Evaluation and Development Board) [13]. Эта отладочная плата включает стандартный 14‑контактный разъем порта JTAG-интерфейса, который позволяет использовать для конфигурирования программируемой логики PL-кристалла расширяемой процессорной платформы и запуска разработанных прикладных программ загрузочные кабели, рассмотренные выше. Кроме того, инструментальный модуль ZedBoard содержит интегрированный блок загрузочного кабеля, реализующий функции интерфейсного моста USB-JTAG, который предоставляет возможность выполнять все перечисленные выше операции с помощью стандартного кабеля USB-интерфейса (Type A — Type Micro-B). Выбор источника и соответствующего режима загрузки конфигурационной информации в кристалл семейства Zynq‑7000 AP SoC, установленный на отладочной плате, осуществляется с помощью набора коммутационных перемычек JP7–JP11 (MIO2–MIO6).
В большинстве случаев для совместной отладки аппаратной части проектируемой встраиваемой системы и разработанного программного обеспечения в инструментальном модуле ZedBoard целесообразно использовать интегрированный блок загрузочного кабеля. При этом для загрузки конфигурационной последовательности аппаратной части микропроцессорной системы и запуска прикладной программы достаточно подключить стандартный кабель USB-интерфейса (Type A — Type Micro-B), имеющийся в составе отладочного комплекта, к разъему PROG инструментального модуля и свободному USB-разъему ПК, на котором установлены средства проектирования программного обеспечения Xilinx SDK. Коммутационные перемычки JP7–JP11 должны быть установлены в положение SIG-GND, что соответствует подаче сигналов низкого логического уровня на входы MIO2–MIO6 кристалла расширяемой процессорной платформы. При первом подключении инструментального модуля ZedBoard к ПК производится автоматический процесс установки драйвера для интегрированного блока загрузочного кабеля, который предоставляется в составе пакета САПР Xilinx ISE Design Suite, и средств разработки программного обеспечения Xilinx SDK. По окончании процесса установки драйвера целесообразно уточнить параметры процесса конфигурирования аппаратной части проектируемой микропроцессорной системы и запуска отлаживаемого программного приложения.
Для корректной идентификации интегрированного блока загрузочного кабеля рекомендуется в поле выбора значения параметра Type, представленном в диалоговой панели Configure JTAG Settings (рис. 2), указать вариант Auto Detect. При этом следует выбрать режим автоматического обнаружения всех микросхем JTAG-цепочки отладочного модуля ZedBoard, переключив в нажатое состояние кнопку Automatically Discover Devices on JTAG Chain, которая находится в той же диалоговой панели. Затем, воспользовавшись командой Program FPGA всплывающего меню Xilinx Tools или кнопкой быстрого доступа , нужно загрузить конфигурационную последовательность аппаратной части простейшей системы сбора и обработки данных, реализуемой на базе ресурсов программируемой логики кристалла семейства Zynq‑7000 AP SoC, процесс генерации которой был рассмотрен в [11]. Об успешном завершении процесса загрузки информирует включение светодиодного индикатора DONE, установленного на отладочной плате ZedBoard.
Передача информации из системы сбора и обработки данных в ПК осуществляется через интерфейсный мост USB-UART, реализованный в используемом инструментальном модуле на основе микросхемы CY7C64225 компании Cypress Semiconductor. Поэтому для организации взаимодействия разработанной системы с ПК необходимо подключить стандартный кабель USB-интерфейса (Type A — Type Micro-B) к разъему UART отладочной платы ZedBoard и свободному USB-порту компьютера, после чего установить драйвер виртуального последовательного COM-порта, формируемого с помощью интерфейсного моста USB-UART. Драйвер предоставляется компанией Cypress Semiconductor в нескольких вариантах, которые предназначены для операционных систем Windows XP, Windows Vista и Windows 7 различной разрядности. Чтобы скачать требуемый драйвер, необходимо бесплатно зарегистрироваться на веб-странице компании Cypress Semiconductor (www.cypress.com), а затем открыть страницу справочных данных микросхемы CY7C64225 www.secure.cypress.com/?mpn=CY7C64225-28PVXC, чей вид демонстрирует рис. 10.
На указанной веб-странице следует перейти в раздел технической документации Technical Documents (рис. 11). В составе этого раздела представлен подраздел Software and Drivers, в котором приведены гиперссылки, предоставляющие возможность перехода к веб-страницам программных средств и драйверов для микросхемы CY7C64225.
Для того чтобы открыть веб-страницу, предоставляющую непосредственный доступ к драйверам микросхемы интерфейсного моста USB-UART, чей вид показан на рис. 12, нужно воспользоваться гиперссылкой Microsoft Certified USB UART Driver. На этой странице отображается гиперссылка USB-UART Driver Installer — Windows, которая позволяет скопировать комплект драйверов для операционных систем, перечисленных выше. При этом следует учитывать, что процедура копирования предоставляемого комплекта драйверов для микросхемы CY7C64225 доступна только пользователям, зарегистрированным на веб-странице компании Cypress Semiconductor. Для ввода регистрационного идентификатора и пароля необходимо воспользоваться гиперссылкой Login (рис. 12).
Скопированный комплект драйверов необходимо разархивировать, а затем выполнить установку варианта драйвера, соответствующего операционной системе, инсталлированной на применяемом ПК. После завершения процесса установки драйвера интерфейсного моста USB-UART рекомендуется убедиться в появлении виртуального последовательного COM-порта в составе аппаратных ресурсов используемого компьютера. Для этого нужно активизировать программу «Диспетчер устройств» (Device Manager), входящую в состав установленной операционной системы. Запуск программы осуществляется различными способами, например с помощью всплывающего меню, открываемого нажатием клавиши «Пуск» (Start). При использовании операционной системы Windows 7 в строке поиска этого всплывающего меню достаточно с помощью клавиатуры ввести название приложения («Диспетчер устройств», или Device Manager, в зависимости от установленной языковой версии), после чего в появившейся панели результатов поиска следует выбрать одноименную строку. Во всплывающем меню «Пуск» (Start) операционной системы Windows XP нужно выбрать команду «Выполнить» (Run) и в открывшейся диалоговой панели указать название программы. В рабочей области окна программы «Диспетчер устройств» (Device Manager) необходимо развернуть раздел «Порты» (Ports) (COM и LPT), содержащий сведения о последовательных и параллельных портах ПК. При подключенной к ПК отладочной плате ZedBoard и подаче на нее напряжения питания в этом разделе должна появиться строка Cypress Serial (COMn), где n — порядковый номер последовательного порта, как показано на рис. 13. Именно этот виртуальный последовательный порт будет задействован для передачи информации, формируемой системой сбора и обработки данных.
Перед запуском разработанного тестового программного приложения [20], демонстрирующего реализацию основных функций проектируемой микропроцессорной системы, для отображения поступающей информации на экране монитора ПК нужно активизировать программу эмуляции терминала.
Установка и настройка конфигурации программы эмуляции терминала Tera Term
При использовании операционной системы Windows XP для визуализации принимаемой информации можно применять программу HyperTerminal. Для операционной системы Windows 7 рекомендуется воспользоваться свободно распространяемой программой эмуляции терминала Tera Term. Чтобы скопировать эту программу, нужно вначале открыть веб-страницу http://ttssh2.sourceforge.jp, чей вид демонстрирует рис. 14. На указанной странице представлена подробная информация о программе Tera Term, включающая гиперссылки, которые, в частности, предоставляют доступ к архивам различных версий, а также к справочной системе и исходному коду этого приложения.
Для копирования архива рассматриваемой программы следует с помощью гиперссылки download page (рис. 14) перейти к веб-странице загрузки, чей вид приведен на рис. 15.
В разделе Download Packagelist представлена таблица, в которой содержатся сведения обо всех доступных версиях программы Tera Term. В первой колонке этой таблицы с названием Name отображаются в виде гиперссылок идентификаторы архивов соответствующих версий указанной программы. Каждая версия доступна в обычном (zip) и самораспаковывающемся (exe) архиве. Идентификаторы архивов имеют следующий формат: teraterm-n.mm, где n.mm — числовое обозначение соответствующей версии программы Tera Term. Расширение имени архива соответствует его типу. Чтобы скопировать нужный архив, следует расположить курсор на его названии и дважды щелкнуть левой кнопкой мыши. Для установки программы Tera Term достаточно развернуть скопированный архив на выбранном диске используемого ПК. Запускаемым модулем рассматриваемой программы эмуляции терминала является файл ttermpro.exe, который находится в разархивированной папке teraterm-n.mm.
При первом запуске программы Tera Term открывается диалоговая панель с заголовком Tera Term: New connection, чей вид изображен на рис. 16.
Эта диалоговая панель предназначена для создания и определения основных параметров нового подключения эмулируемого терминала. В открывшейся панели в первую очередь следует указать тип интерфейса, используемого для создаваемого подключения. Для приема информации, передаваемой системой сбора и обработки данных через последовательный порт, нужно зафиксировать в нажатом состоянии кнопку Serial, как показано на рис. 16. Затем в поле выбора значения параметра Port необходимо определить порт, который будет задействован для приема информации. Выпадающий список этого поля выбора содержит условные обозначения всех доступных последовательных портов ПК. В списке следует выбрать виртуальный последовательный порт Cypress Serial (COMn). Процедура создания нового подключения завершается нажатием клавиши OK, расположенной в нижней части диалоговой панели Tera Term: New connection.
Далее нужно указать основные параметры протокола передачи данных для выбранного последовательного порта. Для этого надо выбрать пункт Setup главного меню программы Tera Term, а затем в появившемся одноименном всплывающем меню выполнить команду Serial port. При выполнении указанной команды на экран выводится диалоговая панель с заголовком Tera Term: Serial port setup, чей вид представлен на рис. 17.
В открывшейся диалоговой панели в поле выбора значения параметра Baud rate нужно установить скорость принимаемых/передаваемых данных. В выпадающем списке возможных значений этого параметра представлены допустимые варианты скорости приема/передачи данных для используемого порта. С помощью поля выбора значения параметра Data следует определить разрядность транслируемых данных. Список возможных значений этого параметра включает два варианта — 7 bit и 8 bit, которые соответствуют 7- и 8-разрядным данным. Параметр Parity устанавливает возможность применения и вид контроля четности (нечетности) транслируемых данных. Выпадающий список поля выбора значения этого параметра содержит пять вариантов — none, odd, even, mark и space. Если в процессе трансляции данных контроль четности (нечетности) отсутствует, то в поле выбора значения параметра Parity следует оставить вариант none, предлагаемый по умолчанию. Используя поле выбора значения параметра Stop, нужно определить количество стоповых разрядов, следующих после данных. Для этого параметра предлагаются три возможных варианта: 1, 1,5 и 2. В разработанной системе сбора и обработки данных последовательный приемопередатчик настроен на трансляцию восьмиразрядных данных со скоростью передачи 115 200 бит/с с одним стоповым разрядом без контроля четности (нечетности). Поэтому аналогичные значения необходимо указать в полях выбора значений соответствующих параметров и подтвердить их нажатием клавиши OK, которая находится в правой части диалоговой панели Tera Term: Serial port setup (рис. 17).
Для отображения кириллицы в окне эмулируемого терминала следует во всплывающем меню Setup выбрать команду General, после чего появляется диалоговая панель с заголовком Tera Term: General setup, вид которой изображен на рис. 18. Требуемый вариант языка отображаемой информации указывается в поле редактирования значения параметра Language. Для вывода сообщений на русском языке в окне терминала необходимо в этом поле выбора указать вариант Russian, подтвердив действие нажатием клавиши OK, расположенной в нижней части диалоговой панели Tera Term: General setup.
Затем рекомендуется уточнить шрифт, который будет применен для представления текстовой информации на русском языке. Для этого следует во всплывающем меню Setup воспользоваться командой Font, при выполнении которой на экран выводится стандартная диалоговая панель выбора шрифта с заголовком Font («Шрифт»), как показано на рис. 19.
В этой панели нужно установить тип шрифта, поддерживающий символы кириллицы, стиль начертания и размер символов с помощью полей выбора значений соответствующих параметров. Кроме того, в поле выбора значения «Набор символов» необходимо указать вариант «Кириллица». Выбранный вариант шрифта вступает в силу только после нажатия клавиши OK, расположенной в правой части диалоговой панели Font («Шрифт»).
Контроль функционирования тестовой программы на аппаратной платформе проектируемой системы сбора и обработки данных
После определения параметров настройки эмулируемого терминала можно запустить разработанную тестовую программу для простейшей системы сбора и обработки данных. Для этой цели можно воспользоваться одним из рассмотренных выше способов, например кнопкой быстрого доступа , предварительно выделив во встроенной панели Project Explorer основного окна средств Xilinx SDK строку Tst_application (рис. 6–8).
В процессе исполнения тестового приложения в окне программы Tera Term будет отображаться информация о результатах обработки входных данных, которые устанавливаются с помощью DIP-переключателей, представленных на отладочной плате ZedBoard. Выбирая различные комбинации положений DIP-переключателей, можно имитировать изменение входных данных, поступающих на входы параллельного порта ввода/вывода проектируемой встраиваемой микропроцессорной системы, как демонстрирует рис. 20.
Если функционирование разработанной прикладной программы не соответствует требуемому алгоритму, то необходимо приступить к ее отладке, процесс выполнения которой будет рассмотрен в следующей части статьи.
- Зотов В. Расширение семейства программируемых систем на кристалле Zynq‑7000 AP SoC // Компоненты и технологии. 2013. № 12. 2014. № 1.
- Zynq‑7000 All Programmable SoC Overview. Advance Product Specification. — Xilinx, 2013.
- Zynq‑7000 All Programmable SoC (XC7Z010, XC7Z015, and XC7Z020): DC and AC Switching Characteristics. — Xilinx, 2013.
- Zynq‑7000 All Programmable SoC (XC7Z030, XC7Z045, and XC7Z100): DC and AC Switching Characteristics. — Xilinx, 2013.
- Zynq‑7000 All Programmable SoC Technical Reference Manual. — Xilinx, 2013.
- Zynq‑7000 All Programmable SoC: Concepts, Tools, and Techniques (CTT) A Hands-On Guide to Effective Embedded System Design. — Xilinx, 2013.
- Zynq‑7000 All Programmable SoC Software Developers Guide. — Xilinx, 2013.
- Zynq‑7000 All Programmable SoC PCB Design and Pin Planning Guide. — Xilinx, 2013.
- 7 Series FPGAs and Zynq‑7000 All Programmable SoC XADC Dual 12‑Bit 1 MSPS Analog-to-Digital Converter User Guide. — Xilinx, 2012.
- Зотов В. Средства автоматизированного проектирования и этапы разработки встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC // Компоненты и технологии. 2014. № 2–3.
- Зотов В. Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite // Компоненты и технологии. 2014. № 4–12. 2015. № 1.
- Зотов В. Аппаратные средства разработки и отладки встраиваемых микропроцессорных систем, проектируемых на основе расширяемых вычислительных платформ фирмы Xilinx семейства Zynq‑7000 AP SoC // Компоненты и технологии. 2013. № 1.
- Зотов В. ZedBoard — эффективный инструмент разработки и отладки встраиваемых микропроцессорных систем, проектируемых на основе расширяемых вычислительных платформ фирмы Xilinx семейства Zynq‑7000 AP SoC // Компоненты и технологии. 2013. № 6.
- Зотов В. MicroZed — семейство унифицированных модулей для отладки и реализации встраиваемых микропроцессорных систем, проектируемых на основе платформ фирмы Xilinx серии Zynq‑7000 AP SoC // Компоненты и технологии. 2013. № 11.
- Embedded System Tools Reference Manual. — Xilinx, 2013.
- Зотов В. Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx. Часть 1 // Компоненты и технологии. 2015. № 2.
- Зотов В. Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx. Часть 2 // Компоненты и технологии. 2015. № 3.
- Зотов В. Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx. Часть 3 // Компоненты и технологии. 2015. № 4.
- Зотов В. Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx. Часть 4 // Компоненты и технологии. 2015. № 5.
- Зотов В. Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx. Часть 5 // Компоненты и технологии. 2015. № 6.