Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 18
4 августа, 2020
Дополнительные возможности анализа результатов размещения и трассировки разрабатываемого устройства в кристалле Открытие базы данных реализованного в кристалле проекта осуществляется командой Open Implemented Design, которая одновременно представлена в разделе Implementation панели управления основными процессами Flow Navigator основного окна интегрированной среды разработки Vivado Integrated Design Environment (IDE) и во всплывающем меню Flow. При выборе указанной команды во […]Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 24
31 октября, 2023
Особенности структуры и программирования регистров управления FUSE_CNTL кристаллов расширяемых процессорных платформ семейства Zynq‑7000 AP SoC Структура регистров управления кристаллов расширяемых процессорных платформ семейства Zynq‑7000 AP SoC, кроме разрядов AES_Exclusive, W_EN_B_Key_User, R_EN_B_Key, R_EN_B_User и W_EN_B_Cntl, рассмотренных в [43], включает еще два разряда: eFuse Secure Boot и BBRAM Key Disable. Поэтому третья диалоговая панель мастера программирования энергонезависимых регистров Control Register Setup, предназначенная […]Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq 7000 AP SoC в САПР Xilinx ISE Design Suite. Часть 5
1 марта, 2021
В пятой части статьи рассмотрены параметры проекта, связанные с трансляцией описания аппаратной части разрабатываемой системы и размещения ее в кристалле.