Устройства UltraScale+ от компании Xilinx: 16 нм технология и высокая производительность

Интенсивное внедрение новых технологий позволило компании Xilinx поставить на рынок устройства, преодолевающие ограничения, накладываемые законом Мура. Журнал "Компоненты и технологии №02-2016

Реализация обмена данными между ПЛИС и процессорной системой в Cyclone V SoC на базе платы DE1 SoC от Terasic

Несмотря на то, что системы на кристалле от ALTERA появились больше года назад, многие инженеры-разработчики, имея желание освоить такие системы, сталкиваются с трудностями при изучении технической документации, которая предоставлена на сайте производителя. Цель данной публикации — показать пример реализации обмена данными между FPGA и HPS для того, чтобы инженеры могли использовать его при реа... Журнал "Компоненты и технологии №12-2015

Мощный ускоритель Alveo U55C для высокопроизводительных вычислений и больших данных от Xilinx

Компания Xilinx представила карту-ускоритель Alveo U55C и новый стандартизированный API, позволяющий развернуть программное обеспечение на целом кластере ПЛИС. Ускоритель Alveo U55C обеспечивает отличную производительность на 1 Вт для высокопроизводительных вычислений (HPC) и легко масштабируется с помощью кластерного решения Xilinx HPC. Ускоритель Alveo U55C содержит множество ключевых функций, необходимых для современных высокопроизводительных вычислений. Он обеспечивает высокий параллелизм конвейеров данных, эффективное управление памятью, оптимизированное перемещение данных по конвейеру ...

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx.
Часть 3

Каждая прикладная программа для встраиваемой микропроцессорной системы, реализуемой на основе кристаллов расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC, разрабатывается в виде соответствующего программного проекта (Application project). Журнал "Компоненты и технологии №4-2015

ПЛИС Xilinx семейства UltraScale+ и перспективы их применения

В феврале 2015 года компания Xilinx опубликовала предварительные технические сведения о новой аппаратной платформе FPGA и программируемых системах на кристалле. Новое семейство, названное UltraScale+, будет производиться с соблюдением 16 нм технологических норм на базе технологии FinFET компании TSMC. Особый интерес представляют микросхемы семейства Zynq, в которых существенно улучшена процессо... Журнал "Компоненты и технологии №4-2015

Микросхемы ПЛИС Speedster22i от Achronix: самые быстрые и самые большие. Часть 5

В этой статье из цикла, посвященного ПЛИС Speedster22i HD1000 от компании Achronix [1], мы продолжим рассматривать вопросы, связанные с работой аппаратного контроллера интерфейса Interlaken [2]. Журнал "Компоненты и технологии №1-2015

Новые ПЛИС Microchip ставят рекорды в энергопотреблении и тепловыделении

Компания Microchip представляет новые ПЛИС семейства PolarFire, которые имеют в 2 раза более низкое статическое потребление по сравнению с альтернативами, обеспечивая при этом наименьшее в мире тепловыделение Для граничных вычислительных систем (Edge Computing) требуются компактные ПЛИС с низким энергопотреблением и малым тепловыделением, чтобы исключить применение вентиляторов и других средств теплоотвода и одновременно поддерживать достаточную вычислительную мощность. Корпорация Microchip Technology решила эту проблему, снизив статическое энергопотребление своих ПЛИС и СнК ПЛИС вдвое и ...

Микросхемы ПЛИС Speedster22i от Achronix: самые быстрые и самые большие. Часть 4

Данная статья продолжает цикл материалов, посвященных ПЛИС Speedster22i HD1000 от компании Achronix [1]. В этой части мы рассмотрим вопросы, связанные с работой аппаратного контроллера интерфейса Interlaken [2]. Журнал "Компоненты и технологии №12-2014

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq 7000 AP SoC в САПР Xilinx ISE Design Suite. Часть 9

Все статьи цикла Отчет об асинхронных задержках распространения сигналов в аппаратной части проектируемой микропроцессорной системы Для генерации отчета об асинхронных задержках распространения сигналов в аппаратной части разрабатываемой встраиваемой системы необходимо перед выполнением фазы размещения и трассировки проекта в кристалле на странице Place and Route Properties диалоговой панели параметров этапа реализации (рис. 55) установить индикатор состояния параметра Generate Asynchronous Delay Report в положение «включено». При установленном состоянии указанного индикатора после ... Журнал "Компоненты и технологии №12'2014

Проектирование КИХ-фильтров в САПР ПЛИС Xilinx ISE Design Suite

В статье предлагается рассмотреть примеры проектирования КИХ-фильтров в базисе ПЛИС с применением генератора параметризированных ядер XLogiCORE IP и vhdl-файлов в САПР Xilinx ISE Design Suite, а также использование сторонних средств синтеза логики, в частности синтезатора Synplicity Synplify для переноса проектов из САПР печатных плат OrCad в САПР ПЛИС Xilinx ISE Design Suite. Журнал "Компоненты и технологии №11-2014