Проектирование для ПЛИС Xilinx: системные аспекты и уровень регистровых передач

В статье рассматриваются вопросы проектирования для ПЛИС Xilinx, требующие выяснения на ранних этапах данного процесса. Несмотря на универсальные возможности программируемых логических ячеек и постоянное совершенствование FPGA, остается вероятность заложить в проект архитектурные решения, неоптимальные для ПЛИС как таковых или для FPGA компании Xilinx в частности. Тем не менее существует ряд до... Журнал "Компоненты и технологии №2-2015

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq 7000 AP SoC фирмы Xilinx. Часть 2

Все статьи цикла Состав сформированного комплекта исходных модулей пакета поддержки платы BSP для проектируемой микропроцессорной системы В процессе автоматического формирования исходных модулей создаваемого пакета поддержки платы для разрабатываемой встраиваемой системы формируется комплект файлов, в состав которого входят: спецификация программной платформы проектируемой микропроцессорной системы Microprocessor Software Specification (MSS); файл опций для программы генерации библиотек Library Generator (Libgen); командный файл управления процессом генерации пакета BSP. Все ... Журнал "Компоненты и технологии №3-2015

Разработка цифровых систем на базе FPGA Xilinx начального уровня

Микросхемы с архитектурой FPGA часто воспринимаются только как дорогие высокопроизводительные устройства, которые достаточно сложны в применении, требуют проектирования многослойной печатной платы и не могут быть смонтированы без специального оборудования. Однако до сих пор компанией Xilinx выпускаются ПЛИС начального уровня, выполненные в корпусах TQFP и предназначенные для широкого диапазона ... Журнал "Компоненты и технологии №3-2015

Методология проектирования для ПЛИС Xilinx: организационные аспекты

Развитие аппаратной платформы программируемых логических интегральных схем делает все более актуальным освоение новых подходов проектирования, которые учитывали бы возросшую логическую емкость, уменьшение технологических норм и связанное с этим увеличение тактовой частоты, необходимость интеграции в проект аппаратных компонентов, что в совокупности и обеспечивает высокие технико-экономические х... Журнал "Компоненты и технологии №1-2015

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq 7000 AP SoC в САПР Xilinx ISE Design Suite. Часть 10

В данной части статьи рассмотрена подготовка исходных данных для анализа энергопотребления процессорного блока PS кристалла расширяемой вычислительной платформы, анализ энергопотребления, формирование конфигурационной последовательности для аппаратной части проектируемой микропроцессорной системы и экспортирование аппаратной платформы и конфигурационной последовательности проектируемой системы ... Журнал "Компоненты и технологии №1-2015

Микросхемы ПЛИС Speedster22i от Achronix: самые быстрые и самые большие. Часть 4

Данная статья продолжает цикл материалов, посвященных ПЛИС Speedster22i HD1000 от компании Achronix [1]. В этой части мы рассмотрим вопросы, связанные с работой аппаратного контроллера интерфейса Interlaken [2]. Журнал "Компоненты и технологии №12-2014

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq 7000 AP SoC в САПР Xilinx ISE Design Suite. Часть 9

Все статьи цикла Отчет об асинхронных задержках распространения сигналов в аппаратной части проектируемой микропроцессорной системы Для генерации отчета об асинхронных задержках распространения сигналов в аппаратной части разрабатываемой встраиваемой системы необходимо перед выполнением фазы размещения и трассировки проекта в кристалле на странице Place and Route Properties диалоговой панели параметров этапа реализации (рис. 55) установить индикатор состояния параметра Generate Asynchronous Delay Report в положение «включено». При установленном состоянии указанного индикатора после ... Журнал "Компоненты и технологии №12'2014

Проектирование КИХ-фильтров в САПР ПЛИС Xilinx ISE Design Suite

В статье предлагается рассмотреть примеры проектирования КИХ-фильтров в базисе ПЛИС с применением генератора параметризированных ядер XLogiCORE IP и vhdl-файлов в САПР Xilinx ISE Design Suite, а также использование сторонних средств синтеза логики, в частности синтезатора Synplicity Synplify для переноса проектов из САПР печатных плат OrCad в САПР ПЛИС Xilinx ISE Design Suite. Журнал "Компоненты и технологии №11-2014

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq 7000 AP SoC в САПР Xilinx ISE Design Suite. Часть 8

В статье рассматриваются нюансы процесса размещения и трассировки аппаратной части проектируемой микропроцессорной системы в кристалле, конфигурировании выводов кристалла расширяемой процессорной платформы, отчет о сигналах синхронизации и физических ресурсах, используемых в каждом регионе тактирования программируемой логики. Журнал "Компоненты и технологии №11'2014

Применение FPGA и алгоритмов Брезенхема для повышения быстродействия в системах позиционирования

Для управления движением головки различных устройств с системами позиционирования используются специализированные микропроцессоры. От их производительности зависит скорость работы всего устройства в целом. В качестве альтернативы микропроцессору для повышения производительности предлагается использовать FPGA. Тогда появляется возможность осуществлять параллельно процессы управления и контроля р... Журнал "Компоненты и технологии №10-2013