Разработка приложений для СнК SmartFusion2 с использованием Libero SoC и SoftConsole.
Часть 11. Бюджетный программатор-отладчик для ПЛИС и СнК Microsemi

Важным условием успешной и быстрой разработки встраиваемого приложения является наличие надежных, удобных в работе аппаратных средств отладки. В статье рассмотрен программатор FlashPro5 от Microsemi, который позволяет выполнить сборку бюджетных версий программаторов — отладчиков кода ВПО для ПЛИС и СнК Microsemi.

Проектирование процессорных ядер. Часть 2. Программная модель и микроархитектура

В статье рассматриваются вопросы практического проектирования конвейеризованных процессорных ядер. С учетом большого разнообразия доступных процессоров и развития компонентной базы программируемых логических интегральных схем появляется возможность не только изучить подходы к проектированию процессоров, но и применить софт-процессор в практическом проекте на базе ПЛИС. Подразумевается использов...

Создание защищенных пользовательских приложений на базе СнК SmartFusion2 компании Microsemi.
Часть 8. Технология SPPS. Протоколы и аппаратное обеспечение

Продолжается рассмотрение решения компании Microsemi, называемого «доверенное программирование микросхем в недоверенном окружении» (Secure Production Programming Solution, SPPS). Оно основано на использовании аппаратных модулей криптографической защиты (Hardware Security Module, HSM1) и позволяет в полевых условиях обновлять критичное ПО (firmware) для микроконтроллеров и конфигурацию ПЛИС. Кро...

Проектирование процессорных ядер.
Часть 1. Цели, задачи, инструменты

Проектирование процессоров является несомненно актуальным направлением современной электроники. Процессоры уверенно ассоциируются с высокотехнологичными изделиями, и владение методикой их проектирования открывает широкие возможности для организации или специалиста. Вместе с тем в настоящее время явно недостаточно русскоязычной литературы, освещающей практические вопросы проектирования процессор...

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq 7000 AP SoC в САПР Xilinx ISE Design Suite

Продолжаем цикл статей по вопросам практического использования кристаллов расширяемых процессорных платформ Extensible Processing Platform (EPP) семейства Zynq 7000 AP SoC, выпускаемых фирмой Xilinx. В предыдущей публикации [10] были представлены основные этапы и средства автоматизированного проектирования встраиваемых микропроцессорных систем, реализуемых на базе указанных кристаллов. В настоя... Журнал "Компоненты и технологии №4-2014

Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 19

Кроме вычисления уточненных значений временных параметров сигналов разрабатываемого устройства, САПР серии Xilinx Vivado HLx Design Suite предоставляет возможность углубленного анализа проекта, реализованного в кристалле программируемой логики или расширяемой процессорной платформы. Перед выполнением указанного анализа рекомендуется установить требуемые параметры этого процесса.

Комплект Icicle для разработки СнК ПЛИС PolarFire на основе архитектуры RISC-V от Microchip

Компания Microchip Technology предлагает первый в отрасли комплект разработчика СнК ПЛИС на базе RISC-V для PolarFire — недорогой системы-на-кристалле с малым потреблением. Комплект Icicle Development Kit для СнК ПЛИС PolarFire позволяет объединить усилия многих партнеров по экосистеме Mi-V, чтобы ускорить реализацию проектов и их промышленное внедрение в разных отраслях. Теперь у разработчиков СнК ПЛИС на базе архитектуры RISC-V появилась возможность приступить к проектированию и оценить широкий ряд экосистемной продукции RISC-V, к которой относятся операционные системы реального времени ...

Какие архитектуры ПЛИС можно разрабатывать с использованием САПР VTR 8.0

В статье предлагается рассмотреть некоторые особенности архитектурного файла САПР VTR 8.0 (Verilog to Routing) [1, 2], используемого для проектирования академических ПЛИС типа FPGA с одноуровневой структурой трассировочных ресурсов, когда конфигурируемые логические блоки (КЛБ) окружены с четырех сторон межсоединениями горизонтальных и вертикальных трассировочных каналов, равномерно распределенн...

Программный драйвер для работы с разными видами интерфейсов SPI

В статье описан программный драйвер для работы с разными видами интерфейсов SPI (Serial Peripheral Interface), реализующий переключение линии ввода-вывода при передачи данных через программируемую логическую интегральную схему (ПЛИС).

Проектирование КИХ-фильтра на умножителе методом правого сдвига и сложения в базисе ПЛИС

Самые быстрые умножители состоят из двумерной матрицы одноразрядных сумматоров и называются матричными умножителями. Наиболее распространены матричные умножители по схемам Бо-Вулли и Пезариса, а также древовидного формата. В отличие от умножителей, использующие метод сдвига и сложения, матричный умножитель представляет собой законченную логическую схему без элементов памяти. Реализовывать такие...