Разработка контроллера протокола MIL-STD‑1553B на ПЛИС. Часть 3

В предыдущей, второй части статьи автор начал рассматривать HDL-код проекта на ПЛИС, который описывает контроллер авиационного протокола MIL-STD 1553B. Из всех модулей были рассмотрены передатчик (Transmitter.v) и приемник (Receiver.v). Были приведены временные диаграммы для лучшего понимания кода модулей. Модули передатчика и приемника обеспечивают декодирование и кодирование слов стандарта M...

Вебинар «Начните разработку с инструментами проектирования Xilinx»

С чего начать, какие инструменты использовать, что делать и как освоить технологию Xilinx Vitis AI? Обо всем этом можно узнать на вебинаре компании Xilinx, который состоится 20 августа в 6:30 PM CEST (Europe/Warsaw). Современные технологии предоставляют возможность делать изделия лучше и быстрее, чем прежде. Понимание доступных инструментов компании Xilinx поможет сэкономить время на ранних этапах разработки и выбрать верный инструмент для реализации проекта. В отличие от других технологий, использование ПЛИС позволяет создавать свою собственную логику внутри кристалла. Также можно создать ...

Разработка приложений для СнК SmartFusion2 с использованием Libero SoC и SoftConsole.
Часть 10. Знакомьтесь, RISC-V

В статье рассмотрены предпосылки появления новой процессорной архитектуры RISC-V и пример проекта с использованием IP-ядра процессора RISC-V разработки корпорации Microsemi.

Создание защищенных пользовательских приложений на базе СнК SmartFusion2 компании Microsemi.
Часть 6. Криптографическая защита IP-ядер в Libero SoC

В предыдущих статьях [7–11] были рассмотрены вопросы взаимодействия между микроконтроллерной подсистемой (MSS) и массивом ПЛИС (FPGA Fabric) через контроллер FIC, а также технология создания IP-ядер на стандартные интерфейсные шины AHB-Light и APB компании ARM. В предлагаемой и последующих публикациях проанализированы аспекты криптографической защиты IP-ядер с использованием программных средств.

Вебинар «Из Simulink в высококачественный RTL с помощью высокоуровневой синтеза: методология разработки»

Компания Mentor опубликовала запись прошедшего ранее вебинара, посвященного разработке проектов на FPGA с помощью инструментов высокоуровневого синтеза Simulink и Catapult HLS Обзор Сегодня многие проекты на FPGA начинаются с разработки эталонной модели в Simulink. Преобразование модели с плавающей точкой, созданной в Simulink, в качественный RTL-код требует нескольких итераций. Использование инструментов высококуровнего синтеза, такого как Catapult HLS, может сильно упростить процесс преобразования эталонной модели в RTL-код. Преобразование модели Simulink в С++  класс намного проще, чем ...

Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 18

При открытии базы данных реализованного проекта разработчику предоставляется не только доступ к дополнительным инструментам анализа результатов размещения и трассировки разрабатываемого устройства в кристалле программируемой логики или расширяемой процессорной платформы, но и возможность их оперативной коррекции. Редактирование результатов выполнения проекта в ПЛИС или программируемой системе н...

Систолические КИХ-фильтры в базисе ПЛИС

Систолический КИХ-фильтр считается оптимальным решением для параллельных архитектур цифровых фильтров. Реализация систолических КИХ-фильтров на 256 отводов в базисе современных ПЛИС позволяет обеспечить производительность до 500 MSPS (500 отсчетов в секунду) по сравнению с КИХ-фильтрами на базе MAC-блоков ЦОС-процессоров среднего класса производительностью 4 MSPS. Например, функция XtremeDSP Di...

Разработка контроллера протокола MIL-STD-1553B на ПЛИС. Часть 4

В предыдущей, третьей части статьи автор завершил рассмотрение HDL-кода проекта контроллера протокола MIL-STD-1553B. Был проанализирован модуль RT_control и приведены временные диаграммы. Теперь нам осталось провести моделирование HDL-проекта с использованием тестбенча, чтобы убедиться в работоспособности созданного проекта. Моделирование мы будем проводить в известной fpga-дизайнерам САПР Mode...

Конвертирование проектов цифровых устройств, разрабатываемых на основе ПЛИС и полностью программируемых систем на кристалле фирмы Xilinx в среде ISE Design Suite, в формат САПР Vivado Design Suite. Часть 2

Преобразование проектов, созданных средствами PlanAhead, в формат САПР Vivado Design Suite с использованием функции автоматического импортирования.

Разработка контроллера протокола MIL-STD-1553B на ПЛИС. Часть 1

Существует множество интерфейсов информационного обмена, используемых в промышленных и коммерческих электронных устройствах, например SPI, RS-232, RS-485, Ethernet, USB. Также с избытком хватает справочных материалов и примеров реализации контроллеров этих интерфейсов.