Проектирование КИХ-фильтров в системе визуально-имитационного моделирования Matlab/Simulink с использованием Altera DSP Builder

В статье продолжается рассмотрение методологии объектно-ориентированного проектирования цифровых устройств обработки сигналов с использованием пакета расширения Altera DSP Builder ver. 12.1 системы визуально-имитационного моделирования Matlab/Simulink (версия 8.0.0.783 (R2012b)) для реализации в базисе ПЛИС Cyclone фирмы Altera. Журнал "Компоненты и технологии №12-2015

Программируемые аналоговые схемы Anadigm.
Использование виртуальных генераторов сигналов в САПР AnadigmDesigner2

В статье на примере создания генератора качающейся частоты представлен принцип создания сигналов сложной формы. Такие сигналы будут полезны разработчику на этапе проектирования схемы в программе AnadigmDesigner2 для программируемых аналоговых схем Anadigm. Журнал "Компоненты и технологии №12-2015

Проектирование конечных автоматов с использованием пакетов расширения Stateflow и Xilinx System Generator системы Matlab/Simulink

Цель данной работы — демонстрация возможностей пакетов расширения Stateflow и Xilinx System Generator системы Matlab/Simulink по проектированию конечных автоматов с последующей их реализацией в базисе ПЛИС Xilinx. Журнал "Компоненты и технологии №8-2015

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq 7000 AP SoC фирмы Xilinx. Часть 6

Продолжаем цикл публикаций, посвященных вопросам проектирования микропроцессорных систем на базе кристаллов расширяемых вычислительных платформ Extensible Processing Platform (EPP) семейства Zynq-7000 AP SoC, выпускаемых фирмой Xilinx. Журнал "Компоненты и технологии №7-2015

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq 7000 AP SoC фирмы Xilinx.
Часть 4

Все статьи цикла Импортирование исходных модулей в состав проекта прикладной программы для разрабатываемой микропроцессорной системы Включение исходных модулей, ранее сформированных при создании других программных приложений, в состав разрабатываемого проекта прикладной программы осуществляется командой Import, которая представлена во всплывающем меню File и контекстно-зависимом всплывающем меню, открываемом щелчком правой кнопки мыши. Перед выполнением этой команды рекомендуется во встроенной панели Project Explorer в разделе формируемого проекта программного приложения выделить строку ... Журнал "Компоненты и технологии №5-2015

Релиз Vitis Al 2.0 от Xilinx

Компания Xilinx обновила свою среду разработки приложений искусственного интеллекта Vitis AI. Теперь разработчикам доступна версия 2.0, которую можно скачать совершенно свободно с репозитория Xilinx по ссылке https://github.com/Xilinx/Vitis-AI По сравнению с предыдущей версией, 1.4, в новом релизе содержится большое количество улучшений, среди которых: добавлена поддержка платформ VCK190, VCK5000 и Alveo U55C; добавлена поддержка новых версий пакетов ИИ: Pytorch v.1.8–1.9, Tensorflow v.2.4–2.6; 22 новые готовые к применению модели добавлены в Model Zoo: Solo, Yolo-X, UltraFast, ...

Разработка КИХ-фильтров в системе Xilinx System Generator САПР ISE Design Suite

Цель данной статьи — показать, как влияет формат представления чисел, используемый при разработке устройств ЦОС в системе Matlab/Simulink с применением библиотек System Generator, на результаты функционального моделирования в САПР ПЛИС Xilinx ISE Design Suite 14.4. Журнал "Компоненты и технологии №5-2015

Проектирование КИХ-фильтров с учетом архитектурных особенностей ПЛИС

Цель данной статьи — показать, что основным достоинством КИХ-фильтров (нерекурсивного цифрового фильтра с конечно-импульсной характеристикой) на параллельной распределенной арифметике является повышенное быстродействие за счет применения архитектурных особенностей ПЛИС. Журнал "Компоненты и технологии №8-2014

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq 7000 AP SoC в САПР Xilinx ISE Design Suite. Часть 4

Четвертая часть статьи по проектированию в САПР Xilinx ISE Design Suite встраиваемых микропроцессорных систем на базе Zynq 7000 AP SoC. Журнал "Компоненты и технологии №7'2014

Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 21

Для защиты конфигурационных данных разрабатываемого проекта от несанкционированного копирования рекомендуется после выбора режима конфигурирования и установки требуемых опций управления фазой активизации логических ресурсов ПЛИС или программируемой системы на кристалле, рассмотренных в [40], определить параметры шифрования и дешифрования формируемой конфигурационной последовательности.