Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq 7000 AP SoC в САПР Xilinx ISE Design Suite. Часть 4

Четвертая часть статьи по проектированию в САПР Xilinx ISE Design Suite встраиваемых микропроцессорных систем на базе Zynq 7000 AP SoC. Журнал "Компоненты и технологии №7'2014

Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 21

Для защиты конфигурационных данных разрабатываемого проекта от несанкционированного копирования рекомендуется после выбора режима конфигурирования и установки требуемых опций управления фазой активизации логических ресурсов ПЛИС или программируемой системы на кристалле, рассмотренных в [40], определить параметры шифрования и дешифрования формируемой конфигурационной последовательности.

Построение систем с процессором Microblaze на отладочной плате Nexys 4 в САПР Vivado

В статье рассматриваются вопросы создания систем с процессором Microblaze в САПР Vivado с применением нового инструмента IP Integrator. Процесс проектирования для ПЛИС Artix 7 показан на простейшем проекте, включающем ввод данных с переключателей и обмен по последовательному интерфейсу. Программное обеспечение реализуется в SDK. Приведены результаты проверки работоспособности созданной системы ...

Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 19

Кроме вычисления уточненных значений временных параметров сигналов разрабатываемого устройства, САПР серии Xilinx Vivado HLx Design Suite предоставляет возможность углубленного анализа проекта, реализованного в кристалле программируемой логики или расширяемой процессорной платформы. Перед выполнением указанного анализа рекомендуется установить требуемые параметры этого процесса.

Какие архитектуры ПЛИС можно разрабатывать с использованием САПР VTR 8.0

В статье предлагается рассмотреть некоторые особенности архитектурного файла САПР VTR 8.0 (Verilog to Routing) [1, 2], используемого для проектирования академических ПЛИС типа FPGA с одноуровневой структурой трассировочных ресурсов, когда конфигурируемые логические блоки (КЛБ) окружены с четырех сторон межсоединениями горизонтальных и вертикальных трассировочных каналов, равномерно распределенн...

Средства автоматизированного проектирования и этапы разработки встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq-7000 AP SoC

Кристаллы расширяемых процессорных платформ Extensible Processing Platform (EPP) семейства Zynq‑7000 AP SoC, выпускаемые фирмой Xilinx, представляют собой наиболее перспективную и динамично развивающуюся элементную базу для реализации высокоскоростных встраиваемых микропроцессорных систем.

Вебинар «Из Simulink в высококачественный RTL с помощью высокоуровневой синтеза: методология разработки»

Компания Mentor опубликовала запись прошедшего ранее вебинара, посвященного разработке проектов на FPGA с помощью инструментов высокоуровневого синтеза Simulink и Catapult HLS Обзор Сегодня многие проекты на FPGA начинаются с разработки эталонной модели в Simulink. Преобразование модели с плавающей точкой, созданной в Simulink, в качественный RTL-код требует нескольких итераций. Использование инструментов высококуровнего синтеза, такого как Catapult HLS, может сильно упростить процесс преобразования эталонной модели в RTL-код. Преобразование модели Simulink в С++  класс намного проще, чем ...

Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 18

При открытии базы данных реализованного проекта разработчику предоставляется не только доступ к дополнительным инструментам анализа результатов размещения и трассировки разрабатываемого устройства в кристалле программируемой логики или расширяемой процессорной платформы, но и возможность их оперативной коррекции. Редактирование результатов выполнения проекта в ПЛИС или программируемой системе н...

Использование IP Integrator в САПР Vivado для ПЛИС серии 7 и UltraScale

В течение последних лет производители ПЛИС уделяют много внимания повышению эффективности инструментов проектирования при работе с FPGA большой логической емкости. Одним из таких инструментов, который предназначен для представления проекта в виде блок-схем, является IP Integrator. Он добавлен в САПР Vivado 2013.3, как и поддерживаемый им блочный дизайн.

Проектирование для ПЛИС Xilinx с применением языков высокого уровня в среде Vivado HLS

Увеличение логической емкости FPGA делает актуальным переход к новым системам проектирования, которые были бы способны обеспечить эффективное заполнение современных FPGA с приемлемой трудоемкостью. Языки описания аппаратуры, такие как VHDL и Verilog, недостаточно эффективны для решения этой проблемы при объемах программируемых микросхем в сотни тысяч логических ячеек. В настоящее время ведущий ...