Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq 7000 AP SoC в САПР Xilinx ISE Design Suite. Часть 9

Все статьи цикла Отчет об асинхронных задержках распространения сигналов в аппаратной части проектируемой микропроцессорной системы Для генерации отчета об асинхронных задержках распространения сигналов в аппаратной части разрабатываемой встраиваемой системы необходимо перед выполнением фазы размещения и трассировки проекта в кристалле на странице Place and Route Properties диалоговой панели параметров этапа реализации (рис. 55) установить индикатор состояния параметра Generate Asynchronous Delay Report в положение «включено». При установленном состоянии указанного индикатора после ... Журнал "Компоненты и технологии №12'2014

Проектирование КИХ-фильтров в САПР ПЛИС Xilinx ISE Design Suite

В статье предлагается рассмотреть примеры проектирования КИХ-фильтров в базисе ПЛИС с применением генератора параметризированных ядер XLogiCORE IP и vhdl-файлов в САПР Xilinx ISE Design Suite, а также использование сторонних средств синтеза логики, в частности синтезатора Synplicity Synplify для переноса проектов из САПР печатных плат OrCad в САПР ПЛИС Xilinx ISE Design Suite. Журнал "Компоненты и технологии №11-2014

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq 7000 AP SoC в САПР Xilinx ISE Design Suite. Часть 8

В статье рассматриваются нюансы процесса размещения и трассировки аппаратной части проектируемой микропроцессорной системы в кристалле, конфигурировании выводов кристалла расширяемой процессорной платформы, отчет о сигналах синхронизации и физических ресурсах, используемых в каждом регионе тактирования программируемой логики. Журнал "Компоненты и технологии №11'2014

Применение FPGA и алгоритмов Брезенхема для повышения быстродействия в системах позиционирования

Для управления движением головки различных устройств с системами позиционирования используются специализированные микропроцессоры. От их производительности зависит скорость работы всего устройства в целом. В качестве альтернативы микропроцессору для повышения производительности предлагается использовать FPGA. Тогда появляется возможность осуществлять параллельно процессы управления и контроля р... Журнал "Компоненты и технологии №10-2013

Синтезируемое VHDL-описание автомата управления динамическим сдвигом фазы примитивы MMCM для ПЛИС 7-й серии фирмы Xilinx

В статье предложено синтезируемое описание модулей управления динамическим сдвигом фазы в блоках управления тактовой частотой в ПЛИС 7 й серии фирмы Xilinx. Приведены текстовые описания модулей и осциллограммы натурных испытаний, а также необходимые формулы расчета выполняемого сдвига фазы. Журнал "Компоненты и технологии №10-2014

Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 23

После выбора микросхемы Flash-памяти, используемой для хранения конфигурационной информации проектируемого устройства, контроля ее состояния и выполнения подготовительных операций, рассмотренных в [42], можно приступать к процессу программирования ППЗУ.

Проектирование процессорных ядер. Часть 5. Инструментальное обеспечение разработки

Данная статья завершает цикл публикаций, посвященный проектированию софт-процессоров с использованием ПЛИС. Рассматриваются вспомогательные инструменты разработки — организация загрузки программы и отладки, а также основные подходы к разработке кросс-компиляторов для вновь создаваемых процессорных архитектур.

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq 7000 AP SoC в САПР Xilinx ISE Design Suite. Часть 6

В этой части статьи рассмотрено отображение логического описания аппаратной части проектируемой системы на физические ресурсы кристалла. Журнал "Компоненты и технологии №9'2014

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq 7000 AP SoC в САПР Xilinx ISE Design Suite

Продолжение цикла статей по вопросам практического использования кристаллов расширяемых процессорных платформ Extensible Processing Platform (EPP) семейства Zynq 7000 AP SoC, выпускаемых фирмой Xilinx. В данном цикле рассматривается поэтапное выполнение процесса разработки встраиваемых систем на основе расширяемых вычислительных платформ семейства Zynq 7000 AP SoC с помощью САПР серии Xilinx ISE Design Suite. Часть 1. Часть 2. Часть 3. Часть 4. Часть 5. Часть 6. Часть 7. Часть 8. Часть 9.

Проектирование КИХ-фильтров с учетом архитектурных особенностей ПЛИС

Цель данной статьи — показать, что основным достоинством КИХ-фильтров (нерекурсивного цифрового фильтра с конечно-импульсной характеристикой) на параллельной распределенной арифметике является повышенное быстродействие за счет применения архитектурных особенностей ПЛИС. Журнал "Компоненты и технологии №8-2014