Авторам
Редакция
Войти
|
Регистрация
Поиск
Меню
Skip to content
Системы на кристалле
Проектирование на ПЛИС
IP-ядра
Программатор
ПЛИС
ПАИС
Облако меток
Maxim Integrated
AMD
Microchip
ISE Design Suite
КТЦ «Электроника»
Verilog
АО «ПКК Миландр»
Вебинары
Altera
МикроЛАБ Системс
PLC2
Enpirion
Achronix
Terasic
Microsemi
Avnet
Макро Групп
ЧипЭкспо
Qorvo
Vivado Design Suite
Actel
Quartus
Anadigm
Avnet Electronics
Silica
Lattice Semiconductor
Intel
Vivado
Xilinx
Mentor
Реклама
Особенности использования двухпортовой памяти при проектировании последовательных КИХ-фильтров в САПР ПЛИС Quartus II
В статье рассмотрены последовательные КИХ-фильтры, использующие в своей основе линии задержки на основе двухпортовой памяти и блоки умножения и накопления.
Журнал "Компоненты и технологии №04-2016