Авторам
Редакция
Войти
|
Регистрация
Поиск
Меню
Skip to content
Системы на кристалле
Проектирование на ПЛИС
IP-ядра
Программатор
ПЛИС
ПАИС
Облако меток
AMD
Microchip
Enpirion
Silica
Actel
Lattice Semiconductor
ЧипЭкспо
Terasic
Xilinx
Вебинары
МикроЛАБ Системс
Макро Групп
Achronix
АО «ПКК Миландр»
Intel
PLC2
Altera
Maxim Integrated
Vivado
Verilog
Avnet Electronics
Mentor
Avnet
Vivado Design Suite
ISE Design Suite
КТЦ «Электроника»
Anadigm
Microsemi
Qorvo
Quartus
Реклама
Особенности использования двухпортовой памяти при проектировании последовательных КИХ-фильтров в САПР ПЛИС Quartus II
В статье рассмотрены последовательные КИХ-фильтры, использующие в своей основе линии задержки на основе двухпортовой памяти и блоки умножения и накопления.
Журнал "Компоненты и технологии №04-2016