Авторам
Редакция
Войти
|
Регистрация
Поиск
Меню
Skip to content
Системы на кристалле
Проектирование на ПЛИС
IP-ядра
Программатор
ПЛИС
ПАИС
Облако меток
Вебинары
Verilog
Enpirion
Qorvo
Avnet Electronics
ISE Design Suite
КТЦ «Электроника»
Microsemi
AMD
Vivado
Microchip
Altera
Silica
PLC2
Avnet
ЧипЭкспо
Terasic
Lattice Semiconductor
АО «ПКК Миландр»
Actel
Mentor
Xilinx
Vivado Design Suite
МикроЛАБ Системс
Maxim Integrated
Quartus
Intel
Макро Групп
Achronix
Anadigm
Реклама
Особенности использования двухпортовой памяти при проектировании последовательных КИХ-фильтров в САПР ПЛИС Quartus II
В статье рассмотрены последовательные КИХ-фильтры, использующие в своей основе линии задержки на основе двухпортовой памяти и блоки умножения и накопления.
Журнал "Компоненты и технологии №04-2016