Авторам
Редакция
Войти
|
Регистрация
Поиск
Меню
Skip to content
Системы на кристалле
Проектирование на ПЛИС
IP-ядра
Программатор
ПЛИС
ПАИС
Облако меток
Maxim Integrated
Anadigm
ISE Design Suite
Altera
МикроЛАБ Системс
Enpirion
Lattice Semiconductor
Terasic
ЧипЭкспо
Avnet
Vivado
Silica
Microsemi
Actel
Mentor
Intel
Xilinx
Achronix
AMD
АО «ПКК Миландр»
Qorvo
Verilog
Avnet Electronics
Vivado Design Suite
Макро Групп
КТЦ «Электроника»
Quartus
Вебинары
PLC2
Microchip
Реклама
Особенности использования двухпортовой памяти при проектировании последовательных КИХ-фильтров в САПР ПЛИС Quartus II
В статье рассмотрены последовательные КИХ-фильтры, использующие в своей основе линии задержки на основе двухпортовой памяти и блоки умножения и накопления.
Журнал "Компоненты и технологии №04-2016