Авторам
Редакция
Войти
|
Регистрация
Поиск
Меню
Skip to content
Системы на кристалле
Проектирование на ПЛИС
IP-ядра
Программатор
ПЛИС
ПАИС
Облако меток
Mentor
Qorvo
ЧипЭкспо
Anadigm
Altera
Вебинары
МикроЛАБ Системс
Lattice Semiconductor
Enpirion
ISE Design Suite
Terasic
Microsemi
Microchip
Silica
Maxim Integrated
Vivado Design Suite
PLC2
Achronix
Verilog
Xilinx
Quartus
Vivado
Avnet
AMD
Avnet Electronics
КТЦ «Электроника»
АО «ПКК Миландр»
Intel
Actel
Макро Групп
Реклама
Особенности использования двухпортовой памяти при проектировании последовательных КИХ-фильтров в САПР ПЛИС Quartus II
В статье рассмотрены последовательные КИХ-фильтры, использующие в своей основе линии задержки на основе двухпортовой памяти и блоки умножения и накопления.
Журнал "Компоненты и технологии №04-2016