Авторам
Редакция
Войти
|
Регистрация
Поиск
Меню
Skip to content
Системы на кристалле
Проектирование на ПЛИС
IP-ядра
Программатор
ПЛИС
ПАИС
Облако меток
Terasic
Вебинары
Maxim Integrated
Xilinx
Intel
Silica
AMD
Microsemi
Enpirion
PLC2
Actel
Mentor
МикроЛАБ Системс
Vivado
Avnet Electronics
АО «ПКК Миландр»
ЧипЭкспо
Макро Групп
КТЦ «Электроника»
Anadigm
Verilog
Vivado Design Suite
Altera
Microchip
Quartus
ISE Design Suite
Qorvo
Achronix
Avnet
Lattice Semiconductor
Реклама
Особенности использования двухпортовой памяти при проектировании последовательных КИХ-фильтров в САПР ПЛИС Quartus II
В статье рассмотрены последовательные КИХ-фильтры, использующие в своей основе линии задержки на основе двухпортовой памяти и блоки умножения и накопления.
Журнал "Компоненты и технологии №04-2016