Авторам
Редакция
Войти
|
Регистрация
Поиск
Меню
Skip to content
Системы на кристалле
Проектирование на ПЛИС
IP-ядра
Программатор
ПЛИС
ПАИС
Облако меток
Avnet Electronics
Enpirion
Terasic
AMD
Вебинары
PLC2
Avnet
Qorvo
Lattice Semiconductor
ISE Design Suite
Xilinx
МикроЛАБ Системс
Altera
Silica
АО «ПКК Миландр»
НИИМЭ
Microchip
Vivado Design Suite
Макро Групп
Microsemi
Anadigm
ЧипЭкспо
Achronix
Mentor
Vivado
Quartus
Intel
КТЦ «Электроника»
Maxim Integrated
Verilog
Реклама
Особенности использования двухпортовой памяти при проектировании последовательных КИХ-фильтров в САПР ПЛИС Quartus II
В статье рассмотрены последовательные КИХ-фильтры, использующие в своей основе линии задержки на основе двухпортовой памяти и блоки умножения и накопления.
Журнал "Компоненты и технологии №04-2016