Авторам
Редакция
Войти
|
Регистрация
Поиск
Меню
Skip to content
Системы на кристалле
Проектирование на ПЛИС
IP-ядра
Программатор
ПЛИС
ПАИС
Облако меток
Mentor
PLC2
НИИМЭ
Enpirion
Avnet
ЧипЭкспо
КТЦ «Электроника»
Quartus
AMD
Xilinx
МикроЛАБ Системс
АО «ПКК Миландр»
Anadigm
Verilog
Altera
Vivado Design Suite
Lattice Semiconductor
Maxim Integrated
Макро Групп
Intel
Qorvo
Terasic
Microsemi
Avnet Electronics
Achronix
Silica
Вебинары
Microchip
Vivado
ISE Design Suite
Реклама
Особенности использования двухпортовой памяти при проектировании последовательных КИХ-фильтров в САПР ПЛИС Quartus II
В статье рассмотрены последовательные КИХ-фильтры, использующие в своей основе линии задержки на основе двухпортовой памяти и блоки умножения и накопления.
Журнал "Компоненты и технологии №04-2016