Создание защищенных пользовательских приложений на базе СнК SmartFusion2 компании Microsemi.
Часть 6. Криптографическая защита IP-ядер в Libero SoC

В предыдущих статьях [7–11] были рассмотрены вопросы взаимодействия между микроконтроллерной подсистемой (MSS) и массивом ПЛИС (FPGA Fabric) через контроллер FIC, а также технология создания IP-ядер на стандартные интерфейсные шины AHB-Light и APB компании ARM. В предлагаемой и последующих публикациях проанализированы аспекты криптографической защиты IP-ядер с использованием программных средств.

Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 18

При открытии базы данных реализованного проекта разработчику предоставляется не только доступ к дополнительным инструментам анализа результатов размещения и трассировки разрабатываемого устройства в кристалле программируемой логики или расширяемой процессорной платформы, но и возможность их оперативной коррекции. Редактирование результатов выполнения проекта в ПЛИС или программируемой системе н...

Систолические КИХ-фильтры в базисе ПЛИС

Систолический КИХ-фильтр считается оптимальным решением для параллельных архитектур цифровых фильтров. Реализация систолических КИХ-фильтров на 256 отводов в базисе современных ПЛИС позволяет обеспечить производительность до 500 MSPS (500 отсчетов в секунду) по сравнению с КИХ-фильтрами на базе MAC-блоков ЦОС-процессоров среднего класса производительностью 4 MSPS. Например, функция XtremeDSP Di...

Применение ЭСППЗУ 5576РС1У(EPC4) для серии ПЛИС 5578

Статья продолжает публикации в журнале «Компоненты и технологии» [1, 2], посвященные ЭСППЗУ, предназначенному для конфигурирования ПЛИС от компаний АО «ПКК Миландр» и АО «КТЦ «Электроника». В предложенном материале речь идет о решении по применению 5576РС1У в схеме каскадного соединения. Рассматривается методика генерации файлов конфигурации ПЛИС с расширением *.pof для программирования двух ...

Расширение семейства программируемых систем на кристалле Zynq-7000 AP SoC-2

В статье приведены основные характеристики и рассмотрена архитектура программируемых систем на кристалле семейства Zynq‑7000 AP SoC, которые компания Xilinx производит сейчас серийно, а также запланировала к выпуску в ближайшем году.

Разработка контроллера протокола MIL-STD-1553B на ПЛИС. Часть 4

В предыдущей, третьей части статьи автор завершил рассмотрение HDL-кода проекта контроллера протокола MIL-STD-1553B. Был проанализирован модуль RT_control и приведены временные диаграммы. Теперь нам осталось провести моделирование HDL-проекта с использованием тестбенча, чтобы убедиться в работоспособности созданного проекта. Моделирование мы будем проводить в известной fpga-дизайнерам САПР Mode...

Конвертирование проектов цифровых устройств, разрабатываемых на основе ПЛИС и полностью программируемых систем на кристалле фирмы Xilinx в среде ISE Design Suite, в формат САПР Vivado Design Suite. Часть 2

Преобразование проектов, созданных средствами PlanAhead, в формат САПР Vivado Design Suite с использованием функции автоматического импортирования.

Разработка контроллера протокола MIL-STD-1553B на ПЛИС. Часть 1

Существует множество интерфейсов информационного обмена, используемых в промышленных и коммерческих электронных устройствах, например SPI, RS-232, RS-485, Ethernet, USB. Также с избытком хватает справочных материалов и примеров реализации контроллеров этих интерфейсов.

Проектирование умножителя целых чисел со знаком методом правого сдвига и сложения в базисе ПЛИС

Показан пример проектирования последовательностного универсального умножителя целых чисел, представленных в дополнительном коде, методом правого сдвига и сложения (MAC-блок) в базисе ПЛИС. Использование этого метода для умножения чисел в базисе сигнальных процессоров чрезвычайно популярно у разработчиков РЭА. На базе этого метода реализуются схемы быстрого умножения (например, кодирование по Бу...

Разработка контроллера протокола MIL-STD-1553B на ПЛИС. Часть 2

В предыдущей, первой части этой статьи было приведено подробное описание авиационного протокола MIL-STD-1553B. Рассмотрена различная элементная база, необходимая для реализации контроллера этого протокола, выбраны и обоснованы конкретные компоненты. Также проанализирована структурная схема системы управления на базе ПЛИС, о HDL-коде которой мы и расскажем во второй части статьи. Весь материал п...