Создание защищенных пользовательских приложений на базе СнК SmartFusion2 компании Microsemi.
Часть 9. Технология SPPS. Утилита управления заданиями Job Manager

Данная публикация завершает цикл статей, посвященных разработке защищенных приложений на базе СнК SmartFusion2 и ПЛИС IGLOO2 компании Microsemi. В статье описывается утилита Job Manager, позволяющая создавать задания по программированию микросхем в условиях контрактного производства. Задания используют аппаратные модули криптографической защиты информации (АМЗ) для обеспечения доверенного прогр...

Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 21

Для защиты конфигурационных данных разрабатываемого проекта от несанкционированного копирования рекомендуется после выбора режима конфигурирования и установки требуемых опций управления фазой активизации логических ресурсов ПЛИС или программируемой системы на кристалле, рассмотренных в [40], определить параметры шифрования и дешифрования формируемой конфигурационной последовательности.

Проектирование процессорных ядер.
Часть 3. Микроархитектуры ядра

В предыдущих частях цикла статей были рассмотрены вопросы проектирования простого процессорного ядра с конвейеризованной микроархитектурой. Показанный базовый подход к конвейеризации не является единственным. Более того, он открывает широкие возможности для построения микроархитектур с большей степенью конвейеризации, которые и являются в настоящее время широко распространенными. Данная статья ...

СнК, БМК или ПЛИС:
выбор варианта исполнения цифровой интегральной схемы

Разработчики цифровой аппаратуры широко применяют программируемые логические интегральные схемы (ПЛИС). Однако во многих случаях для решения тех же задач целесообразно выбирать другие варианты исполнения цифровых схем — например, базовые матричные кристаллы (БМК) или специализированные заказные интегральные схемы, в частности системы-на-кристалле (СнК). В статье описаны области применения трех ...

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq 7000 AP SoC в САПР Xilinx ISE Design Suite

Продолжение. Начало в № 4`2014 В данной части статьи рассматривается создание модуля описания верхнего уровня иерархии проекта разрабатываемой встраиваемой системы и подготовка файла временных и топологических ограничений проекта ее аппаратной части.

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq 7000 AP SoC в САПР Xilinx ISE Design Suite

Продолжение. В этой части статьи рассмотрены следующие этапы проектирования ВМПС: Включение IP-компонентов периферийных устройств, конфигурируемых на базе ресурсов программируемой логики PL, в спецификацию аппаратной платформы MHS Настройка параметров конфигурирования периферийного ядра AXI General Purpose IO Проверка и редактирование шинных соединений э...

Базовый маршрут разработки ПЛИС Altera Cyclone V SOC FPGA с аппаратной процессорной системой ARM Cortex A9 на примере стартового отладочного комплекта SoCrates и референсного дизайна EBV Elektronik. Часть 2

Первая часть настоящей статьи, в которой рассмотрены возможности пакета системной интеграции Qsys, интегрированной в основной пакет проектирования Altera Quartus 2, опубликована в предыдущем номере журнала [1]. Вторая часть продолжает рассказ о маршруте разработки на SOC FPGA от Altera и посвящена вопросам создания в ПО Altera SOC EDS (Embedded Development Suite), пакета поддержки платы BSP и ...

Изучение основ цифровой обработки сигналов с помощью учебного лабораторного стенда LESO2.1

В статье [1] рассмотрено проектирование умножителя целых положительных чисел, представленных в прямом коде размерностью 4×4, методом правого сдвига и сложения (MAC-блок), а в работе [2] проектирование умножителя целых чисел со знаком, представленных в дополнительном коде. В обоих случаях использовались приемы умножения, изложенные в [3], управляющие автоматы являлись оригинальными и были разраб...

Построение систем с процессором Microblaze на отладочной плате Nexys 4 в САПР Vivado

В статье рассматриваются вопросы создания систем с процессором Microblaze в САПР Vivado с применением нового инструмента IP Integrator. Процесс проектирования для ПЛИС Artix 7 показан на простейшем проекте, включающем ввод данных с переключателей и обмен по последовательному интерфейсу. Программное обеспечение реализуется в SDK. Приведены результаты проверки работоспособности созданной системы ...

Управление матричным преобразователем частоты в элементном базисе программируемой логики

В статье рассмотрены алгоритмы управления структурными компонентами матричного преобразователя частоты в виде последовательного соединения активного выпрямителя и автономного инвертора на основе ШИМ-регули-рования среднетактовых значений пульсирующего напряжения питания. Дается пример программно-аппаратной реализации данных алгоритмов с помощью однокристальной системы управления на базе ПЛИС фи...